HDLbits Solutions

HDL BITS解決方案存儲庫

歡迎來到HDL BITS解決方案存儲庫！解決HDL位問題時被卡住。該空間致力於在HDL BITS網站上共享練習的解決方案。

目錄 ？

• 存儲庫結構
• 關於HDL位
• 用法
• 接觸

存儲庫結構

存儲庫的組織是為了使易於導航並找到所需的解決方案：

重要的

1。入門？ ？

• 1.1。第一步
• 1.2。零

2。 verilog語言？

• 2.1。基本的？

  • 2.1.1。簡單的電線
  • 2.1.2。四根電線
  • 2.1.3。逆變器
  • 2.1.4。和門
  • 2.1.5。也不是門
  • 2.1.6。 Xnor門
  • 2.1.7。宣布電線
  • 2.1.8。 7458芯片
• 2.2。向量？

  • 2.2.1。向量
  • 2.2.2。向量1
  • 2.2.3。向量2
  • 2.2.4。向量門
  • 2.2.5。門4
  • 2.2.6。向量3
  • 2.2.7。向量反向
  • 2.2.8。向量4
  • 2.2.9。向量5
• 2.3。模塊層次結構？

  • 2.3.1。模塊
  • 2.3.2。模塊位置
  • 2.3.3。模塊名稱
  • 2.3.4。模塊換檔
  • 2.3.5。模塊割線8
  • 2.3.6。加法器1
  • 2.3.7。加法器2
  • 2.3.8。攜帶選擇加法器
  • 2.3.9。加法器和減法器
• 2.4。程式?

  • 2.4.1。總是塊 - 組合
  • 2.4.2。總是塊 - 時鐘
  • 2.4.3。如果語句
  • 2.4.4。如果閂鎖
  • 2.4.5。案例聲明
  • 2.4.6。優先編碼器
  • 2.4.7。用Casez編碼
  • 2.4.8。避免閂鎖
• 2.5。更多Verilog功能？

  • 2.5.1。有條件的三重操作員
  • 2.5.2。還原操作員
  • 2.5.3。減少 - 更寬的大門
  • 2.5.4。用於循環矢量逆轉
  • 2.5.5。用於循環人口數量
  • 2.5.6。生成 - 循環加法器
  • 2.5.7。生成 - 循環BCD加法器

3。電路??

• 3.1。組合邏輯？

  • 3.1.1基本門？

    • 3.1.1.1。金屬絲
    • 3.1.1.2。地面
    • 3.1.1.3。也不是門
    • 3.1.1.4。另一個大門
    • 3.1.1.5。兩個大門
    • 3.1.1.6。更多邏輯門
    • 3.1.1.7。 7420芯片
    • 3.1.1.8。真相表
    • 3.1.1.9。兩個平等
    • 3.1.1.10。樣品電路a
    • 3.1.1.11。樣品電路b
    • 3.1.1.12。結合A和B
    • 3.1.1.13。環還是振動？
    • 3.1.1.14。恆溫器
    • 3.1.1.15。人口計數器
    • 3.1.1.16。門和矢量
    • 3.1.1.17。甚至更長的向量
  • 3.1.2多路復用器？

    • 3.1.2.1。 2比1多路復用器
    • 3.1.2.2。 2至1總線多路復用器
    • 3.1.2.3。 9至1多路復用器
    • 3.1.2.4。 256至1 Mux
    • 3.1.2.5。 256至1 4位Mux
  • 3.1.3算術電路？

    • 3.1.3.1。半加法器
    • 3.1.3.2。完整的加法器
    • 3.1.3.3。 3位二進制加法器
    • 3.1.3.4。加法器
    • 3.1.3.5。簽名的加法溢出
    • 3.1.3.6。 100位二進制加法器
    • 3.1.3.7。 4位BCD加法器
  • 3.1.4 k映射電路？

    • 3.1.4.1。 3變量
    • 3.1.4.2。 4變量1
    • 3.1.4.3。 4變量2
    • 3.1.4.4。 4 variavle 3
    • 3.1.4.5。最小SOP和POS
    • 3.1.4.6。 k-map 1
    • 3.1.4.7。 k-map 2
    • 3.1.4.8。用MUX實施的K-Map
• 3.2。順序邏輯？

  • 3.2.1閂鎖和触發器？

    • 3.2.1.1。 D觸發器
    • 3.2.1.2。 D觸發器
    • 3.2.1.3。 DFF帶重置
    • 3.2.1.4。具有重置值的DFF
    • 3.2.1.5。 DFF與異步重置
    • 3.2.1.6。 DFF啟用
    • 3.2.1.7。 D閂鎖
    • 3.2.1.8。 DFF 1
    • 3.2.1.9。 DFF 2
    • 3.2.1.10。 DFF +門
    • 3.2.1.11。 MUX + DFF 1
    • 3.2.1.12。 mux + dff 2
    • 3.2.1.13。 DFF和大門
    • 3.2.1.14。真實表的電路
    • 3.2.1.15。檢測邊緣
    • 3.2.1.16。檢測兩個邊緣
    • 3.2.1.17。邊緣捕獲寄存器
    • 3.2.1.18。雙邊觸發觸發器
  • 3.2.2計數器？

    • 3.2.2.1。四位計數器
    • 3.2.2.2。十年櫃檯
    • 3.2.2.3。十年櫃檯
    • 3.2.2.4。緩慢的十年計數器
    • 3.2.2.5。計數器1-12
    • 3.2.2.6。計數器1000
    • 3.2.2.7。 4位數字計數器
    • 3.2.2.8。 12小時時鐘
  • 3.2.3輪班登記冊？

    • 3.2.3.1 4位移位寄存器
    • 3.2.3.2左右旋轉器
    • 3.2.3.3左右算術轉移1或8
    • 3.2.3.4 5位LFSR
    • 3.2.3.5 3位LFSR
    • 3.2.3.6 32位LFSR
    • 3.2.3.7班次寄存器1
    • 3.2.3.8移位寄存器2
    • 3.2.3.9 3輸入LUT
  • 3.2.4更多電路？

    • 3.2.4.1。規則90
    • 3.2.4.2。規則110
    • 3.2.4.3。 Conways生命遊戲16x6
  • 3.2.5有限狀態機？

    • 3.2.5.1。簡單的FSM 1（異步重置）
    • 3.2.5.2。簡單的FSM 1（同步重置）
    • 3.2.5.3。簡單的FSM 2（異步重置）
    • 3.2.5.4。簡單的FSM 2（同步重置）
    • 3.2.5.5。簡單狀態過渡3
    • 3.2.5.6。一個熱FSM
    • 3.2.5.7。簡單的FSM 3（異步重置）
    • 3.2.5.8。簡單的FSM 3（同步重置）
    • 3.2.5.9。設計摩爾FSM
    • 3.2.5.10。 Lemming 1
    • 3.2.5.11。 Lemming 2
    • 3.2.5.12。 Lemming 3
    • 3.2.5.13。 Lemming 4
    • 3.2.5.14。一個熱FSM
    • 3.2.5.15。 PS2數據包解析器
    • 3.2.5.16。 PS2數據包解析器和數據包
    • 3.2.5.17
    • 3.2.5.18
    • 3.2.5.19
    • 3.2.5.20
    • 3.2.5.21
    • 3.2.5.22
    • 3.2.5.23
    • 3.2.5.24
• 3.3。建造更大的電路？

  • 3.3.1。

4

• 4.1

  • 4.1.1
• 4.2

  • 4.2.1

關於HDL位？

HDL位是一個網站，其中包含用於使用Verilog硬件說明語言（HDL）練習數字硬件設計的小型電路設計練習的集合。練習範圍從初學者的教程風格問題到越來越具有挑戰性的任務，以測試和提高您的電路設計技能。每個問題都要求您在Verilog中設計一個小電路。 HDLBIT為您提交的電路模塊提供立即反饋。通過使用一組測試向量進行模擬並將其與我們的參考解決方案進行比較，可以檢查您的電路是否正確。

如何使用HDLBIT ▶q

1. 使用任何瀏覽器，然後訪問HDLBITS網站。
2. 選擇一個問題：瀏覽問題集或轉到第一個問題。
3. 在Verilog中寫下解決方案。
4. 如有必要，提交，模擬和調試

如果您想跟踪進度或移至另一個瀏覽器，請創建一個用戶名和密碼，以便可以從其他地方登錄。

用法

如何找到解決方案？

導航到Repository Structure中的問題，然後選擇所需目錄，以找到特定HDL位練習的解決方案。每個挑戰目錄可能包含：

• problem_statement.md ：原始問題語句。
• solution_verilog.v ：用Verilog編寫的解決方案。
• output_wavwform.png ：模擬結果的波形。
• testbench.sv ：測試台以驗證解決方案。

接觸 ？

有問題，建議，反饋，或者您在這裡遇到問題？我們很想收到您的來信！在...伸出

---