HDLbits Solutions

Référentiel de solutions HDL BITS

Bienvenue dans le référentiel HDL Bits Solutions ! Coincé tout en résolvant des problèmes de bits HDL. Cet espace est dédié au partage de solutions pour les exercices sur le site Web HDL BITS.

Table des matières ?

• Structure de référentiel
• Sur les bits hdl
• Usage
• Contact

Structure de référentiel

Le référentiel est organisé pour faciliter la navigation et trouver les solutions dont vous avez besoin:

Important

1. Pour commencer ??

• 1.1. Première étape
• 1.2. Zéro

2. Langue Verilog ??

• 2.1. Basique ?

  • 2.1.1. Fil simple
  • 2.1.2. Quatre fils
  • 2.1.3. Onduleur
  • 2.1.4. Et porte
  • 2.1.5. Ni Gate
  • 2.1.6. Porte xnor
  • 2.1.7. Déclarant du fil
  • 2.1.8. Chip 7458
• 2.2. Vecteurs ?

  • 2.2.1. Vecteur
  • 2.2.2. Vecteur1
  • 2.2.3. Vecteur 2
  • 2.2.4. Portes vectorielles
  • 2.2.5. Porte 4
  • 2.2.6. Vecteur 3
  • 2.2.7. Vector Inverse
  • 2.2.8. Vecteur 4
  • 2.2.9. Vecteur 5
• 2.3. Hiérarchie des modules ?

  • 2.3.1. Module
  • 2.3.2. Position de module
  • 2.3.3. Nom de module
  • 2.3.4. Décalage de module
  • 2.3.5. Module-shift8
  • 2.3.6. Adder 1
  • 2.3.7. Adder 2
  • 2.3.8. Transporter l'additionneur sélectionné
  • 2.3.9. Adder cum Soustracor
• 2.4. Procédures ?

  • 2.4.1. Toujours bloquer - combinaison
  • 2.4.2. Toujours bloquer - cumulé
  • 2.4.3. Si déclaration
  • 2.4.4. Si Latch
  • 2.4.5. Affirmation de cas
  • 2.4.6. Encodeur prioritaire
  • 2.4.7. Encodeur avec Casez
  • 2.4.8. Éviter le verrou
• 2.5. Plus de fonction Verilog ?

  • 2.5.1. Opérateurs de terre conditionnelle
  • 2.5.2. Opérateurs de réduction
  • 2.5.3. Réduction - des portes encore plus larges
  • 2.5.4. Pour l'inversion du vecteur de boucle
  • 2.5.5. Pour le nombre de populations de boucle
  • 2.5.6. Générer - pour Loop Adder
  • 2.5.7. Générer - pour Loop BCD Adder

3. Circuits ??

• 3.1. Logique combinatoire ?

  • 3.1.1 Portes de base ?

    • 3.1.1.1. Fil
    • 3.1.1.2. Sol
    • 3.1.1.3. Ni Gate
    • 3.1.1.4. Une autre porte
    • 3.1.1.5. Deux portes
    • 3.1.1.6. Plus de porte logique
    • 3.1.1.7. 7420 Chip
    • 3.1.1.8. Table de vérité
    • 3.1.1.9. Égalité à deux bits
    • 3.1.1.10. Échantillon de circuit A
    • 3.1.1.11. Échantillon de circuit B
    • 3.1.1.12. Combiner A et B
    • 3.1.1.13. Anneau ou vibrer?
    • 3.1.1.14. Thermostat
    • 3.1.1.15. Compteur de population
    • 3.1.1.16. Porte et vecteur
    • 3.1.1.17. Vector encore plus long
  • 3.1.2 Multiplexeur ?

    • 3.1.2.1. Multiplexeur 2 à 1
    • 3.1.2.2. Multiplexeur de bus 2 à 1
    • 3.1.2.3. Multiplexeur 9 à 1
    • 3.1.2.4. 256 à 1 mxe
    • 3.1.2.5. 256 à 1 MUX 4 bits
  • 3.1.3 Circuits ahématiques ?

    • 3.1.3.1. Demi-additionneur
    • 3.1.3.2. Additionneur complet
    • 3.1.3.3. Adder binaire 3 bits
    • 3.1.3.4. Additionneur
    • 3.1.3.5. Overflow d'ajout signé
    • 3.1.3.6. Adder binaire 100 bits
    • 3.1.3.7. Adder BCD 4 bits
  • 3.1.4 k MAPS au circuit ?

    • 3.1.4.1. 3 variable
    • 3.1.4.2. 4 variable 1
    • 3.1.4.3. 4 variable 2
    • 3.1.4.4. 4 Variavle 3
    • 3.1.4.5. SOP et POS minimum
    • 3.1.4.6. K-map 1
    • 3.1.4.7. K-map 2
    • 3.1.4.8. K-MAP implémenté avec MUX
• 3.2. Logique séquentielle ?

  • 3.2.1 Latchs et tongs ?

    • 3.2.1.1. D talte
    • 3.2.1.2. D tongs
    • 3.2.1.3. DFF avec réinitialisation
    • 3.2.1.4. DFF avec valeur de réinitialisation
    • 3.2.1.5. DFF avec réinitialisation asynchrone
    • 3.2.1.6. DFF avec activer
    • 3.2.1.7. Verrure
    • 3.2.1.8. DFF 1
    • 3.2.1.9. DFF 2
    • 3.2.1.10. DFF + porte
    • 3.2.1.11. Mux + DFF 1
    • 3.2.1.12. Mux + DFF 2
    • 3.2.1.13. DFF et portes
    • 3.2.1.14. Circuit de la table de vérité
    • 3.2.1.15. Détecter un bord
    • 3.2.1.16. Détecter les deux bords
    • 3.2.1.17. Registre de capture de bord
    • 3.2.1.18. Bascule à double bord
  • 3.2.2 compteurs ?

    • 3.2.2.1. Compteur à quatre bits
    • 3.2.2.2. Comptoir de décennie
    • 3.2.2.3. Counter de décennie à nouveau
    • 3.2.2.4. Compteur de décennie lent
    • 3.2.2.5. Comptoir 1-12
    • 3.2.2.6. comptoir 1000
    • 3.2.2.7. Compteur décimal à 4 chiffres
    • 3.2.2.8. Horloge de 12 heures
  • 3.2.3 Shift Registres ?

    • 3.2.3.1 Registre de quart 4 bits
    • 3.2.3.2 Rotateur gauche-droite
    • 3.2.3.3 Shift arithématique gauche-droite de 1 ou 8
    • 3.2.3.4 LFSR 5 bits
    • 3.2.3.5 LFSR 3 bits
    • 3.2.3.6 LFSR 32 bits
    • 3.2.3.7 Registre de quart 1
    • 3.2.3.8 Registre de quart 2
    • 3.2.3.9 3 Lut d'entrée
  • 3.2.4 Plus de circuits ?

    • 3.2.4.1. Règle 90
    • 3.2.4.2. Règle 110
    • 3.2.4.3. Conways Game of Life 16x6
  • 3.2.5 Machines d'État finies ?

    • 3.2.5.1. FSM 1 simple (réinitialisation asynchrone)
    • 3.2.5.2. FSM 1 simple (réinitialisation de synchronisation)
    • 3.2.5.3. FSM 2 simple (réinitialisation asynchrone)
    • 3.2.5.4. FSM 2 simple (réinitialisation de synchronisation)
    • 3.2.5.5. Transition d'état simple 3
    • 3.2.5.6. Un FSM chaud
    • 3.2.5.7. FSM 3 simple (réinitialisation asynchrone)
    • 3.2.5.8. FSM 3 simple (réinitialisation de synchronisation)
    • 3.2.5.9. Concevoir un moore fsm
    • 3.2.5.10. Lemming 1
    • 3.2.5.11. Lemming 2
    • 3.2.5.12. Lemming 3
    • 3.2.5.13. Lemming 4
    • 3.2.5.14. Un FSM chaud
    • 3.2.5.15. Analyseur de paquets PS2
    • 3.2.5.16. Analyser de paquets PS2 et cheminement de données
    • 3.2.5.17
    • 3.2.5.18
    • 3.2.5.19
    • 3.2.5.20
    • 3.2.5.21
    • 3.2.5.22
    • 3.2.5.23
    • 3.2.5.24
• 3.3. Construire un plus grand circuit ?

  • 3.3.1.

4

• 4.1

  • 4.1.1
• 4.2

  • 4.2.1

À propos des bits HDL?

HDL Bits est un site Web contenant une collection d'exercices de conception de petits circuits pour pratiquer la conception du matériel numérique à l'aide du langage de description du matériel Verilog (HDL). Les exercices vont des problèmes de style tutoriel pour les débutants à des tâches de plus en plus difficiles qui testent et améliorent vos compétences en conception de circuits. Chaque problème vous oblige à concevoir un petit circuit dans Verilog. HDLBITS vous donne des commentaires immédiats sur le module de circuit que vous soumettez. Votre circuit est vérifié pour l'exactitude en simulant avec un ensemble de vecteurs de test et en le comparant à notre solution de référence.

Comment utiliser les HDLBits ▶ ️

1. Utilisez n'importe quel navigateur et accédez au site hdlbits.
2. Choisissez un problème: parcourez l'ensemble de problèmes ou passez au premier problème.
3. Écrivez une solution dans Verilog.
4. Soumettre, simuler et déboguer si nécessaire

Si vous souhaitez suivre vos progrès ou passer à un autre navigateur, créez un nom d'utilisateur et un mot de passe afin que vous puissiez vous connecter à partir d'ailleurs.

Usage

Comment trouver des solutions?

Accédez à des problèmes de Repository Structure et sélectionnez le répertoire nécessaire pour trouver des solutions à des exercices HDL spécifiques. Chaque répertoire de défi peut contenir:

• problem_statement.md : l'instruction du problème d'origine.
• solution_verilog.v : solution écrite en verilog.
• output_wavwform.png : la forme d'onde du résultat simulé.
• testbench.sv : TestBench pour vérifier la solution.

Contact ?

Vous avez des questions, des suggestions, des commentaires, ou vous trouvez quelque chose de mal ici? Nous serions ravis de vous entendre! Tendez la main à ...

---