HDLbits Solutions

HDLビットソリューションリポジトリ

HDL Bits Solutionsリポジトリへようこそ！ HDLビットの問題を解決しながら刺されました。このスペースは、HDLビットのWebサイトで演習のソリューションを共有することに専念しています。

目次 ？

• リポジトリ構造
• HDLビットについて
• 使用法
• 接触

リポジトリ構造

リポジトリは、必要なソリューションを簡単にナビゲートして見つけることができるように編成されています。

重要

1。始めましょう??

• 1.1。ステップ1
• 1.2。ゼロ

2。Verilog言語??

• 2.1。基本？

  • 2.1.1。シンプルなワイヤー
  • 2.1.2。 4つのワイヤー
  • 2.1.3。インバーター
  • 2.1.4。とゲート
  • 2.1.5。ゲートも
  • 2.1.6。 Xnorゲート
  • 2.1.7。ワイヤーの宣言
  • 2.1.8。 7458チップ
• 2.2。ベクトル？

  • 2.2.1。ベクター
  • 2.2.2。 Vector1
  • 2.2.3。ベクトル2
  • 2.2.4。ベクターゲート
  • 2.2.5。ゲート4
  • 2.2.6。ベクトル3
  • 2.2.7。ベクトルの逆
  • 2.2.8。ベクトル4
  • 2.2.9。ベクトル5
• 2.3。モジュール階層？

  • 2.3.1。モジュール
  • 2.3.2。モジュールポジション
  • 2.3.3。モジュール名
  • 2.3.4。モジュールシフト
  • 2.3.5。モジュール-Shift8
  • 2.3.6。 Adder 1
  • 2.3.7。 Adder 2
  • 2.3.8。キャリーセレクトアドダー
  • 2.3.9。 Adder Cum Subtractor
• 2.4。手順？

  • 2.4.1。常にブロック - 組み合わせ
  • 2.4.2。常にブロック - クロックされています
  • 2.4.3。 IFステートメント
  • 2.4.4。ラッチの場合
  • 2.4.5。ケースステートメント
  • 2.4.6。優先エンコーダー
  • 2.4.7。 Casezを使用したエンコーダー
  • 2.4.8。ラッチを避けます
• 2.5。より多くのVerilog機能？

  • 2.5.1。条件付きターンリーオペレーター
  • 2.5.2。削減オペレーター
  • 2.5.3。削減 - さらに広いゲート
  • 2.5.4。ループベクトル反転用
  • 2.5.5。ループの母集団数
  • 2.5.6。生成-Loop Adderの場合
  • 2.5.7。生成-LoopBCD Adderの場合

3。サーキット??

• 3.1。組み合わせロジック？

  • 3.1.1基本的なゲート？

    • 3.1.1.1。ワイヤー
    • 3.1.1.2。地面
    • 3.1.1.3。ゲートも
    • 3.1.1.4。別のゲート
    • 3.1.1.5。 2つのゲート
    • 3.1.1.6。より多くのロジックゲート
    • 3.1.1.7。 7420チップ
    • 3.1.1.8。真実のテーブル
    • 3.1.1.9。 2つの平等
    • 3.1.1.10。サンプル回路a
    • 3.1.1.11。サンプル回路b
    • 3.1.1.12。 aとbを結合します
    • 3.1.1.13。リングまたはバイブラート？
    • 3.1.1.14。サーモスタット
    • 3.1.1.15。人口カウンター
    • 3.1.1.16。ゲートとベクトル
    • 3.1.1.17。さらに長いベクトル
  • 3.1.2マルチプレクサ？

    • 3.1.2.1。 2〜1マルチプレクサ
    • 3.1.2.2。 2〜1バスのマルチプレクサ
    • 3.1.2.3。 9〜1マルチプレクサ
    • 3.1.2.4。 256〜1 Mux
    • 3.1.2.5。 256〜1 4ビットMUX
  • 3.1.3算術回路？

    • 3.1.3.1。ハーフ加算器
    • 3.1.3.2。フル加算器
    • 3.1.3.3。 3ビットバイナリ加算器
    • 3.1.3.4。加算器
    • 3.1.3.5。署名された追加オーバーフロー
    • 3.1.3.6。 100ビットバイナリアデター
    • 3.1.3.7。 4ビットBCD加算器
  • 3.1.4 kマップから回路？

    • 3.1.4.1。 3変数
    • 3.1.4.2。 4変数1
    • 3.1.4.3。 4変数2
    • 3.1.4.4。 4 variavle 3
    • 3.1.4.5。最小SOPとPOS
    • 3.1.4.6。 Kマップ1
    • 3.1.4.7。 Kマップ2
    • 3.1.4.8。 muxで実装されたk-map
• 3.2。連続したロジック？

  • 3.2.1ラッチとフリップフロップ？

    • 3.2.1.1。 dフリップフロップ
    • 3.2.1.2。 dフリップフロップ
    • 3.2.1.3。リセット付きDFF
    • 3.2.1.4。リセット値のDFF
    • 3.2.1.5。非同期リセットを備えたDFF
    • 3.2.1.6。 enableを備えたDFF
    • 3.2.1.7。 Dラッチ
    • 3.2.1.8。 DFF 1
    • 3.2.1.9。 DFF 2
    • 3.2.1.10。 DFF +ゲート
    • 3.2.1.11。 MUX + DFF 1
    • 3.2.1.12。 MUX + DFF 2
    • 3.2.1.13。 DFFとゲート
    • 3.2.1.14。 Truth Tableからの回路
    • 3.2.1.15。エッジを検出します
    • 3.2.1.16。両端を検出します
    • 3.2.1.17。エッジキャプチャレジスタ
    • 3.2.1.18。デュアルエッジトリガーフリップフロップ
  • 3.2.2カウンター？

    • 3.2.2.1。 4ビットカウンター
    • 3.2.2.2。 10年のカウンター
    • 3.2.2.3。再び10年のカウンター
    • 3.2.2.4。遅い10年のカウンター
    • 3.2.2.5。カウンター1-12
    • 3.2.2.6。カウンター1000
    • 3.2.2.7。 4桁の小数カウンター
    • 3.2.2.8。 12時間の時計
  • 3.2.3シフトレジスタ？

    • 3.2.3.1 4ビットシフトレジスタ
    • 3.2.3.2左右回旋装置
    • 3.2.3.3 1または8による左右の算術シフト
    • 3.2.3.4 5ビットLFSR
    • 3.2.3.5 3ビットLFSR
    • 3.2.3.6 32ビットLFSR
    • 3.2.3.7シフトレジスタ1
    • 3.2.3.8シフトレジスタ2
    • 3.2.3.9 3入力LUT
  • 3.2.4その他の回路？

    • 3.2.4.1。ルール90
    • 3.2.4.2。ルール110
    • 3.2.4.3。 Conways Game of Life 16x6
  • 3.2.5有限状態マシン？

    • 3.2.5.1。単純なFSM 1（非同期リセット）
    • 3.2.5.2。シンプルなFSM 1（リセットの同期）
    • 3.2.5.3。シンプルなFSM 2（非同期リセット）
    • 3.2.5.4。シンプルなFSM 2（リセットの同期）
    • 3.2.5.5。単純な状態遷移3
    • 3.2.5.6。 1つのホットFSM
    • 3.2.5.7。シンプルなFSM 3（非同期リセット）
    • 3.2.5.8。シンプルなFSM 3（リセットの同期）
    • 3.2.5.9。ムーアFSMを設計します
    • 3.2.5.10。レミング1
    • 3.2.5.11。レミング2
    • 3.2.5.12。レミング3
    • 3.2.5.13。レミング4
    • 3.2.5.14。 1つのホットFSM
    • 3.2.5.15。 PS2パケットパーサー
    • 3.2.5.16。 PS2パケットパーサーとデータパス
    • 3.2.5.17
    • 3.2.5.18
    • 3.2.5.19
    • 3.2.5.20
    • 3.2.5.21
    • 3.2.5.22
    • 3.2.5.23
    • 3.2.5.24
• 3.3。大きな回路を構築しますか？

  • 3.3.1。

4

• 4.1

  • 4.1.1
• 4.2

  • 4.2.1

HDLビットについて？

HDL BITSは、Verilogハードウェア説明言語（HDL）を使用してデジタルハードウェアデザインを練習するための小さなサーキットデザインエクササイズのコレクションを含むWebサイトです。演習は、初心者のチュートリアルスタイルの問題から、サーキット設計スキルをテストおよび改善するタスクにますます挑戦的なタスクにまで及びます。各問題では、Verilogで小さな回路を設計する必要があります。 HDLBITSは、送信する回路モジュールに関する即時のフィードバックを提供します。一連のテストベクトルでシミュレートし、参照ソリューションと比較することにより、回路の正しさが確認されます。

hdlbitsの使用方法▶️

1. 任意のブラウザを使用して、hdlbitsサイトに移動します。
2. 問題を選択します。問題セットを閲覧するか、最初の問題に移動します。
3. Verilogでソリューションを書きます。
4. 必要に応じて、送信、シミュレーション、デバッグします

進行状況を追跡するか、別のブラウザに移動する場合は、他の場所からログインできるようにユーザー名とパスワードを作成します。

使用法

ソリューションを見つける方法は？

Repository Structureから問題に移動し、特定のHDLビットエクササイズのソリューションを見つけるために必要なディレクトリを選択します。各チャレンジディレクトリには：

• problem_statement.md ：元の問題ステートメント。
• solution_verilog.v ：Verilogで書かれたソリューション。
• output_wavwform.png ：シミュレートされた結果の波形。
• testbench.sv ：テストベンチソリューションを確認します。

接触 ？

質問、提案、フィードバックがありますか、それともここで何か問題がありますか？ご連絡をお待ちしております！で手を差し伸べる...

---