HDLbits Solutions

HDL BITS Solutions Solutions Repositori

Selamat datang di Repositori Solusi Bit HDL ! Tersangkut saat menyelesaikan masalah bit HDL. Ruang ini didedikasikan untuk berbagi solusi untuk latihan di situs web HDL BITS.

Daftar isi ?

• Struktur repositori
• Tentang bit HDL
• Penggunaan
• Kontak

Struktur repositori

Repositori disusun agar mudah dinavigasi dan menemukan solusi yang Anda butuhkan:

Penting

1. Memulai ??

• 1.1. Langkah Satu
• 1.2. Nol

2. Bahasa Verilog ??

• 2.1. Dasar ?

  • 2.1.1. Kawat sederhana
  • 2.1.2. Empat kabel
  • 2.1.3. Inverter
  • 2.1.4. Dan gerbang
  • 2.1.5. Atau gerbang
  • 2.1.6. Gerbang Xnor
  • 2.1.7. Menyatakan kawat
  • 2.1.8. 7458 chip
• 2.2. Vektor ?

  • 2.2.1. Vektor
  • 2.2.2. Vektor1
  • 2.2.3. Vektor 2
  • 2.2.4. Gerbang vektor
  • 2.2.5. Gerbang 4
  • 2.2.6. Vektor 3
  • 2.2.7. Reverse vektor
  • 2.2.8. Vektor 4
  • 2.2.9. Vektor 5
• 2.3. Hirarki Modul ?

  • 2.3.1. Modul
  • 2.3.2. Posisi modul
  • 2.3.3. Nama modul
  • 2.3.4. Modul-shift
  • 2.3.5. Modul-shift8
  • 2.3.6. Adder 1
  • 2.3.7. Adder 2
  • 2.3.8. Bawa Adder Pilih
  • 2.3.9. Adder cum Subtractor
• 2.4. Prosedur ?

  • 2.4.1. Selalu Blokir - Kombinasional
  • 2.4.2. Selalu Blokir - Clocked
  • 2.4.3. Jika pernyataan
  • 2.4.4. Jika kait
  • 2.4.5. Pernyataan kasus
  • 2.4.6. Encoder Prioritas
  • 2.4.7. Encoder dengan Casez
  • 2.4.8. Menghindari kait
• 2.5. Lebih banyak fitur Verilog ?

  • 2.5.1. Operator ternry bersyarat
  • 2.5.2. Operator reduksi
  • 2.5.3. Reduksi- bahkan gerbang yang lebih luas
  • 2.5.4. Untuk pembalikan vektor loop
  • 2.5.5. Untuk jumlah populasi loop
  • 2.5.6. Hasilkan- untuk Loop Adder
  • 2.5.7. Menghasilkan- untuk loop bcd adder

3. Sirkuit ??

• 3.1. Logika kombinasional ?

  • 3.1.1 Gerbang Dasar ?

    • 3.1.1.1. Kabel
    • 3.1.1.2. Tanah
    • 3.1.1.3. Atau gerbang
    • 3.1.1.4. Gerbang lain
    • 3.1.1.5. Dua gerbang
    • 3.1.1.6. Lebih banyak gerbang logika
    • 3.1.1.7. 7420 chip
    • 3.1.1.8. Tabel Kebenaran
    • 3.1.1.9. Dua kesetaraan bit
    • 3.1.1.10. Sirkuit sampel a
    • 3.1.1.11. Sirkuit Sampel b
    • 3.1.1.12. Menggabungkan a dan b
    • 3.1.1.13. Berdering atau bergetar?
    • 3.1.1.14. Termostat
    • 3.1.1.15. Penghitung populasi
    • 3.1.1.16. Gerbang dan Vektor
    • 3.1.1.17. Vektor bahkan lebih lama
  • 3.1.2 Multiplexer ?

    • 3.1.2.1. 2 sampai 1 multiplexer
    • 3.1.2.2. 2 hingga 1 multiplexer bus
    • 3.1.2.3. 9 sampai 1 multiplexer
    • 3.1.2.4. 256 sampai 1 mux
    • 3.1.2.5. 256 hingga 1 4-bit mux
  • 3.1.3 Sirkuit Aritematik ?

    • 3.1.3.1. Setengah adder
    • 3.1.3.2. Adder penuh
    • 3.1.3.3. Adder biner 3-bit
    • 3.1.3.4. Adder
    • 3.1.3.5. Penambahan overflow yang ditandatangani
    • 3.1.3.6. Adder biner 100-bit
    • 3.1.3.7. 4-bit BCD Adder
  • 3.1.4 K-peta ke sirkuit ?

    • 3.1.4.1. 3 variabel
    • 3.1.4.2. 4 Variabel 1
    • 3.1.4.3. 4 Variabel 2
    • 3.1.4.4. 4 Varivle 3
    • 3.1.4.5. SOP dan POS minimum
    • 3.1.4.6. K-map 1
    • 3.1.4.7. K-map 2
    • 3.1.4.8. K-map diimplementasikan dengan mux
• 3.2. Logika berurutan ?

  • 3.2.1 kait dan sandal jepit ?

    • 3.2.1.1. D flip-flop
    • 3.2.1.2. D Sandal-sandaran
    • 3.2.1.3. DFF dengan reset
    • 3.2.1.4. DFF dengan nilai reset
    • 3.2.1.5. DFF dengan reset asinkron
    • 3.2.1.6. DFF dengan Enable
    • 3.2.1.7. D kait
    • 3.2.1.8. DFF 1
    • 3.2.1.9. DFF 2
    • 3.2.1.10. Gerbang DFF +
    • 3.2.1.11. Mux + dff 1
    • 3.2.1.12. Mux + dff 2
    • 3.2.1.13. DFF dan gerbang
    • 3.2.1.14. Sirkuit dari Tabel Kebenaran
    • 3.2.1.15. Mendeteksi tepi
    • 3.2.1.16. Mendeteksi kedua tepi
    • 3.2.1.17. Daftar Penangkapan Edge
    • 3.2.1.18. Dual-Edge memicu flip-flop
  • 3.2.2 Penghitung ?

    • 3.2.2.1. Penghitung empat-bit
    • 3.2.2.2. Counter dekade
    • 3.2.2.3. Counter dekade lagi
    • 3.2.2.4. Counter dekade lambat
    • 3.2.2.5. Counter 1-12
    • 3.2.2.6. Counter 1000
    • 3.2.2.7. 4 digit counter desimal
    • 3.2.2.8. Jam 12 jam
  • 3.2.3 Register Shift ?

    • 3.2.3.1 register shift 4-bit
    • 3.2.3.2 Rotator Kiri Kiri
    • 3.2.3.3 Pergeseran aritematik kanan-kiri sebesar 1 atau 8
    • 3.2.3.4 LFSR 5-bit
    • 3.2.3.5 LFSR 3-bit
    • 3.2.3.6 LFSR 32-bit
    • 3.2.3.7 Register Shift 1
    • 3.2.3.8 Register Shift 2
    • 3.2.3.9 3 input lut
  • 3.2.4 lebih banyak sirkuit ?

    • 3.2.4.1. Aturan 90
    • 3.2.4.2. Aturan 110
    • 3.2.4.3. Conways Game of Life 16x6
  • 3.2.5 Mesin negara yang terbatas ?

    • 3.2.5.1. FSM 1 sederhana (reset async)
    • 3.2.5.2. FSM 1 sederhana (reset sinkronisasi)
    • 3.2.5.3. FSM 2 sederhana (reset async)
    • 3.2.5.4. Simple FSM 2 (Sync Reset)
    • 3.2.5.5. Transisi Negara Sederhana 3
    • 3.2.5.6. Satu FSM panas
    • 3.2.5.7. FSM 3 sederhana (reset async)
    • 3.2.5.8. FSM 3 sederhana (reset sinkronisasi)
    • 3.2.5.9. Rancang Moore FSM
    • 3.2.5.10. Lemming 1
    • 3.2.5.11. Lemming 2
    • 3.2.5.12. Lemming 3
    • 3.2.5.13. Lemming 4
    • 3.2.5.14. Satu FSM panas
    • 3.2.5.15. Parser Paket PS2
    • 3.2.5.16. Parser paket ps2 dan datapath
    • 3.2.5.17
    • 3.2.5.18
    • 3.2.5.19
    • 3.2.5.20
    • 3.2.5.21
    • 3.2.5.22
    • 3.2.5.23
    • 3.2.5.24
• 3.3. Membangun sirkuit yang lebih besar ?

  • 3.3.1.

4

• 4.1

  • 4.1.1
• 4.2

  • 4.2.1

Tentang bit HDL?

HDL BITS adalah situs web yang berisi kumpulan latihan desain sirkuit kecil untuk berlatih desain perangkat keras digital menggunakan Verilog Hardware Description Language (HDL). Latihan berkisar dari masalah gaya tutorial bagi pemula hingga tugas yang semakin menantang yang menguji dan meningkatkan keterampilan desain sirkuit Anda. Setiap masalah mengharuskan Anda merancang sirkuit kecil di Verilog. HDLBits memberi Anda umpan balik langsung pada modul sirkuit yang Anda kirimkan. Sirkuit Anda diperiksa untuk kebenaran dengan mensimulasikan dengan satu set vektor uji dan membandingkannya dengan solusi referensi kami.

Cara menggunakan hdlbits ▶ ️

1. Gunakan browser apa pun dan buka situs HDLBits.
2. Pilih masalah: Telusuri masalah yang ditetapkan atau pergi ke masalah pertama.
3. Tulis solusi di Verilog.
4. Kirim, Simulasikan, dan Debug jika perlu

Jika Anda ingin melacak kemajuan Anda atau pindah ke browser lain, buat nama pengguna dan kata sandi sehingga Anda dapat masuk dari tempat lain.

Penggunaan

Bagaimana cara menemukan solusi?

Arahkan ke masalah dari Repository Structure dan pilih direktori yang diperlukan untuk menemukan solusi untuk latihan bit HDL tertentu. Setiap direktori tantangan dapat berisi:

• problem_statement.md : Pernyataan masalah asli.
• solution_verilog.v : Solusi yang ditulis dalam Verilog.
• output_wavwform.png : bentuk gelombang hasil simulasi.
• testbench.sv : testbench untuk memverifikasi solusi.

Kontak?

Punya pertanyaan, saran, umpan balik, atau Anda menemukan sesuatu yang salah di sini? Kami ingin mendengar dari Anda! Jangkau di ....

---