HDLbits Solutions

HDL BITS解决方案存储库

欢迎来到HDL BITS解决方案存储库！解决HDL位问题时被卡住。该空间致力于在HDL BITS网站上共享练习的解决方案。

目录 ？

• 存储库结构
• 关于HDL位
• 用法
• 接触

存储库结构

存储库的组织是为了使易于导航并找到所需的解决方案：

重要的

1。入门？？

• 1.1。第一步
• 1.2。零

2。verilog语言？

• 2.1。基本的？

  • 2.1.1。简单的电线
  • 2.1.2。四根电线
  • 2.1.3。逆变器
  • 2.1.4。和门
  • 2.1.5。也不是门
  • 2.1.6。 Xnor门
  • 2.1.7。宣布电线
  • 2.1.8。 7458芯片
• 2.2。向量？

  • 2.2.1。向量
  • 2.2.2。向量1
  • 2.2.3。向量2
  • 2.2.4。向量门
  • 2.2.5。门4
  • 2.2.6。向量3
  • 2.2.7。向量反向
  • 2.2.8。向量4
  • 2.2.9。向量5
• 2.3。模块层次结构？

  • 2.3.1。模块
  • 2.3.2。模块位置
  • 2.3.3。模块名称
  • 2.3.4。模块换档
  • 2.3.5。模块割线8
  • 2.3.6。加法器1
  • 2.3.7。加法器2
  • 2.3.8。携带选择加法器
  • 2.3.9。加法器和减法器
• 2.4。程序？

  • 2.4.1。总是块 - 组合
  • 2.4.2。总是块 - 时钟
  • 2.4.3。如果语句
  • 2.4.4。如果闩锁
  • 2.4.5。案例声明
  • 2.4.6。优先编码器
  • 2.4.7。用Casez编码
  • 2.4.8。避免闩锁
• 2.5。更多Verilog功能？

  • 2.5.1。有条件的三重操作员
  • 2.5.2。还原操作员
  • 2.5.3。减少 - 更宽的大门
  • 2.5.4。用于循环矢量逆转
  • 2.5.5。用于循环人口数量
  • 2.5.6。生成 - 循环加法器
  • 2.5.7。生成 - 循环BCD加法器

3。电路??

• 3.1。组合逻辑？

  • 3.1.1基本门？

    • 3.1.1.1。金属丝
    • 3.1.1.2。地面
    • 3.1.1.3。也不是门
    • 3.1.1.4。另一个大门
    • 3.1.1.5。两个大门
    • 3.1.1.6。更多逻辑门
    • 3.1.1.7。 7420芯片
    • 3.1.1.8。真相表
    • 3.1.1.9。两个平等
    • 3.1.1.10。样品电路a
    • 3.1.1.11。样品电路b
    • 3.1.1.12。结合A和B
    • 3.1.1.13。环还是振动？
    • 3.1.1.14。恒温器
    • 3.1.1.15。人口计数器
    • 3.1.1.16。门和矢量
    • 3.1.1.17。甚至更长的向量
  • 3.1.2多路复用器？

    • 3.1.2.1。 2比1多路复用器
    • 3.1.2.2。 2至1总线多路复用器
    • 3.1.2.3。 9至1多路复用器
    • 3.1.2.4。 256至1 Mux
    • 3.1.2.5。 256至1 4位Mux
  • 3.1.3算术电路？

    • 3.1.3.1。半加法器
    • 3.1.3.2。完整的加法器
    • 3.1.3.3。 3位二进制加法器
    • 3.1.3.4。加法器
    • 3.1.3.5。签名的加法溢出
    • 3.1.3.6。 100位二进制加法器
    • 3.1.3.7。 4位BCD加法器
  • 3.1.4 k映射电路？

    • 3.1.4.1。 3变量
    • 3.1.4.2。 4变量1
    • 3.1.4.3。 4变量2
    • 3.1.4.4。 4 variavle 3
    • 3.1.4.5。最小SOP和POS
    • 3.1.4.6。 k-map 1
    • 3.1.4.7。 k-map 2
    • 3.1.4.8。用MUX实施的K-Map
• 3.2。顺序逻辑？

  • 3.2.1闩锁和触发器？

    • 3.2.1.1。 D触发器
    • 3.2.1.2。 D触发器
    • 3.2.1.3。 DFF带重置
    • 3.2.1.4。具有重置值的DFF
    • 3.2.1.5。 DFF与异步重置
    • 3.2.1.6。 DFF启用
    • 3.2.1.7。 D闩锁
    • 3.2.1.8。 DFF 1
    • 3.2.1.9。 DFF 2
    • 3.2.1.10。 DFF +门
    • 3.2.1.11。 MUX + DFF 1
    • 3.2.1.12。 mux + dff 2
    • 3.2.1.13。 DFF和大门
    • 3.2.1.14。真实表的电路
    • 3.2.1.15。检测边缘
    • 3.2.1.16。检测两个边缘
    • 3.2.1.17。边缘捕获寄存器
    • 3.2.1.18。双边触发触发器
  • 3.2.2计数器？

    • 3.2.2.1。四位计数器
    • 3.2.2.2。十年柜台
    • 3.2.2.3。十年柜台
    • 3.2.2.4。缓慢的十年计数器
    • 3.2.2.5。计数器1-12
    • 3.2.2.6。计数器1000
    • 3.2.2.7。 4位数字计数器
    • 3.2.2.8。 12小时时钟
  • 3.2.3轮班登记册？

    • 3.2.3.1 4位移位寄存器
    • 3.2.3.2左右旋转器
    • 3.2.3.3左右算术转移1或8
    • 3.2.3.4 5位LFSR
    • 3.2.3.5 3位LFSR
    • 3.2.3.6 32位LFSR
    • 3.2.3.7班次寄存器1
    • 3.2.3.8移位寄存器2
    • 3.2.3.9 3输入LUT
  • 3.2.4更多电路？

    • 3.2.4.1。规则90
    • 3.2.4.2。规则110
    • 3.2.4.3。 Conways生命游戏16x6
  • 3.2.5有限状态机？

    • 3.2.5.1。简单的FSM 1（异步重置）
    • 3.2.5.2。简单的FSM 1（同步重置）
    • 3.2.5.3。简单的FSM 2（异步重置）
    • 3.2.5.4。简单的FSM 2（同步重置）
    • 3.2.5.5。简单状态过渡3
    • 3.2.5.6。一个热FSM
    • 3.2.5.7。简单的FSM 3（异步重置）
    • 3.2.5.8。简单的FSM 3（同步重置）
    • 3.2.5.9。设计摩尔FSM
    • 3.2.5.10。 Lemming 1
    • 3.2.5.11。 Lemming 2
    • 3.2.5.12。 Lemming 3
    • 3.2.5.13。 Lemming 4
    • 3.2.5.14。一个热FSM
    • 3.2.5.15。 PS2数据包解析器
    • 3.2.5.16。 PS2数据包解析器和数据包
    • 3.2.5.17
    • 3.2.5.18
    • 3.2.5.19
    • 3.2.5.20
    • 3.2.5.21
    • 3.2.5.22
    • 3.2.5.23
    • 3.2.5.24
• 3.3。建造更大的电路？

  • 3.3.1。

4

• 4.1

  • 4.1.1
• 4.2

  • 4.2.1

关于HDL位？

HDL位是一个网站，其中包含用于使用Verilog硬件说明语言（HDL）练习数字硬件设计的小型电路设计练习的集合。练习范围从初学者的教程风格问题到越来越具有挑战性的任务，以测试和提高您的电路设计技能。每个问题都要求您在Verilog中设计一个小电路。 HDLBIT为您提交的电路模块提供立即反馈。通过使用一组测试向量进行模拟并将其与我们的参考解决方案进行比较，可以检查您的电路是否正确。

如何使用HDLBIT ▶q

1. 使用任何浏览器，然后访问HDLBITS网站。
2. 选择一个问题：浏览问题集或转到第一个问题。
3. 在Verilog中写下解决方案。
4. 如有必要，提交，模拟和调试

如果您想跟踪进度或移至另一个浏览器，请创建一个用户名和密码，以便可以从其他地方登录。

用法

如何找到解决方案？

导航到Repository Structure中的问题，然后选择所需目录，以找到特定HDL位练习的解决方案。每个挑战目录可能包含：

• problem_statement.md ：原始问题语句。
• solution_verilog.v ：用Verilog编写的解决方案。
• output_wavwform.png ：模拟结果的波形。
• testbench.sv ：测试台以验证解决方案。

接触 ？

有问题，建议，反馈，或者您在这里遇到问题？我们很想收到您的来信！在...伸出

---