HDLbits Solutions

HDL Bits Solutions Repository

Willkommen im HDL Bits Solutions Repository! Stecken Sie beim Lösen von HDL -Bit -Problemen. Dieser Raum ist dem Austausch von Lösungen für die Übungen auf der HDL Bits -Website gewidmet.

Inhaltsverzeichnis ?

• Repository -Struktur
• Über HDL -Bits
• Verwendung
• Kontakt

Repository -Struktur

Das Repository ist organisiert, um die Navigation zu erleichtern und die benötigten Lösungen zu finden:

Wichtig

1.. Erste Schritte?

• 1.1. Schritt eins
• 1.2. Null

2. Verilog Sprache?

• 2.1. Basic ?

  • 2.1.1. Einfacher Draht
  • 2.1.2. Vier Drähte
  • 2.1.3. Wechselrichter
  • 2.1.4. Und Tor
  • 2.1.5. Noch Tor
  • 2.1.6. Xnor -Tor
  • 2.1.7. Draht deklarieren
  • 2.1.8. 7458 Chip
• 2.2. Vektoren ?

  • 2.2.1. Vektor
  • 2.2.2. Vektor1
  • 2.2.3. Vektor 2
  • 2.2.4. Vektorstore
  • 2.2.5. Tor 4
  • 2.2.6. Vektor 3
  • 2.2.7. Vektor umgekehrt
  • 2.2.8. Vektor 4
  • 2.2.9. Vektor 5
• 2.3. Module Hierarchie ?

  • 2.3.1. Modul
  • 2.3.2. Modulposition
  • 2.3.3. Modulname
  • 2.3.4. Modulverschiebung
  • 2.3.5. Modulversuch8
  • 2.3.6. Adder 1
  • 2.3.7. Adder 2
  • 2.3.8. Tragen Sie Select Adder
  • 2.3.9. Adder Cum Subtractor
• 2.4. Verfahren ?

  • 2.4.1. Immer block - Kombination
  • 2.4.2. Immer block - getaktet
  • 2.4.3. Wenn Anweisung
  • 2.4.4. Wenn Riegel
  • 2.4.5. Fallerklärung
  • 2.4.6. Prioritätscodierer
  • 2.4.7. Encoder mit Casez
  • 2.4.8. Verriegelung vermeiden
• 2.5. Mehr Verilog -Funktion ?

  • 2.5.1. Bedingte Ternrie -Operatoren
  • 2.5.2. Reduktionsbetreiber
  • 2.5.3. Reduktion- noch breitere Tore
  • 2.5.4. Zur Umkehrung der Schleifenvektor
  • 2.5.5. Für die Schleifenbevölkerungszahl
  • 2.5.6. Für Schleifenaddierer erzeugen
  • 2.5.7. Erzeugen Sie- für Loop BCD Addierer

3. Schaltkreise?

• 3.1. Kombinationslogik ?

  • 3.1.1 Basistore ?

    • 3.1.1.1. Draht
    • 3.1.1.2. Boden
    • 3.1.1.3. Noch Tor
    • 3.1.1.4. Ein weiteres Tor
    • 3.1.1.5. Zwei Tore
    • 3.1.1.6. Mehr Logik -Tor
    • 3.1.1.7. 7420 Chip
    • 3.1.1.8. Wahrheitstabelle
    • 3.1.1.9. Zwei Bitgleichheit
    • 3.1.1.10. Probenschaltung a
    • 3.1.1.11. Probenschaltung b
    • 3.1.1.12. Kombinieren Sie A und B
    • 3.1.1.13. Klingeln oder vibrieren?
    • 3.1.1.14. Thermostat
    • 3.1.1.15. Bevölkerungsschalter
    • 3.1.1.16. Tor und Vektor
    • 3.1.1.17. Noch längerer Vektor
  • 3.1.2 Multiplexer ?

    • 3.1.2.1. 2 bis 1 Multiplexer
    • 3.1.2.2. 2 bis 1 Bus Multiplexer
    • 3.1.2.3. 9 bis 1 Multiplexer
    • 3.1.2.4. 256 bis 1 Mux
    • 3.1.2.5. 256 bis 1 4-Bit Mux
  • 3.1.3 Arithematische Schaltungen ?

    • 3.1.3.1. Halbaddierer
    • 3.1.3.2. Voller Addierer
    • 3.1.3.3. 3-Bit-binärer Addierer
    • 3.1.3.4. Addierer
    • 3.1.3.5. Signierter Zugang zum Überlauf
    • 3.1.3.6. 100-Bit-binärer Addierer
    • 3.1.3.7. 4-Bit-BCD-Addierer
  • 3.1,4 K-Maps zum Stromkreis ?

    • 3.1.4.1. 3 Variable
    • 3.1.4.2. 4 Variable 1
    • 3.1.4.3. 4 Variable 2
    • 3.1.4.4. 4 Variable 3
    • 3.1.4.5. Minimum SOP und POS
    • 3.1.4.6. K-Map 1
    • 3.1.4.7. K-Map 2
    • 3.1.4.8. K-Map mit Mux implementiert
• 3.2. Sequentielle Logik ?

  • 3.2.1 Latches und Flip-Flops ?

    • 3.2.1.1. D Flip-Flop
    • 3.2.1.2. D Flip-Flops
    • 3.2.1.3. DFF mit Reset
    • 3.2.1.4. DFF mit Reset -Wert
    • 3.2.1.5. DFF mit asynchronem Reset
    • 3.2.1.6. DFF mit Enable
    • 3.2.1.7. D Latch
    • 3.2.1.8. Dff 1
    • 3.2.1.9. DFF 2
    • 3.2.1.10. DFF + Gate
    • 3.2.1.11. Mux + dff 1
    • 3.2.1.12. Mux + DFF 2
    • 3.2.1.13. DFF und Tore
    • 3.2.1.14. Schaltung aus Wahrheitstabelle
    • 3.2.1.15. Eine Kante erkennen
    • 3.2.1.16. Beide Kanten erkennen
    • 3.2.1.17. Kantenaufnahmeregister
    • 3.2.1.18. Doppelkedig ausgelöstes Flip-Flop
  • 3.2.2 Zähler ?

    • 3.2.2.1. Vier-Bit-Zähler
    • 3.2.2.2. Jahrzehnt
    • 3.2.2.3. Zehnte wieder
    • 3.2.2.4. Langsamer Jahrzehntzähler
    • 3.2.2.5. Zähler 1-12
    • 3.2.2.6. Zähler 1000
    • 3.2.2.7. 4 Zifferdezimaler Zähler
    • 3.2.2.8. 12-stündige Uhr
  • 3.2.3 Schichtregister ?

    • 3.2.3.1 4-Bit-Schaltregister
    • 3.2.3.2 Links-Rechtsrotator
    • 3.2.3.3 Links-Rechts arithematische Verschiebung um 1 oder 8
    • 3.2.3.4 5-Bit LFSR
    • 3.2.3.5 3-Bit LFSR
    • 3.2.3.6 32-Bit LFSR
    • 3.2.3.7 Schaltregister 1
    • 3.2.3.8 Schaltregister 2
    • 3.2.3.9 3 Eingabe LUT
  • 3.2.4 Weitere Schaltungen ?

    • 3.2.4.1. Regel 90
    • 3.2.4.2. Regel 110
    • 3.2.4.3. Conways Game of Life 16x6
  • 3.2.5 Finite -State -Maschinen ?

    • 3.2.5.1. Einfacher FSM 1 (Async Reset)
    • 3.2.5.2. Einfacher FSM 1 (Synchronisierungsreset)
    • 3.2.5.3. Einfacher FSM 2 (Async Reset)
    • 3.2.5.4. Einfacher FSM 2 (Synchronisierungsreset)
    • 3.2.5.5. Einfacher Zustandsübergang 3
    • 3.2.5.6. Ein heißer FSM
    • 3.2.5.7. Einfacher FSM 3 (Async Reset)
    • 3.2.5.8. Einfacher FSM 3 (Synchronisierungsreset)
    • 3.2.5.9. Entwerfen Sie einen Moore -FSM
    • 3.2.5.10. Lemming 1
    • 3.2.5.11. Lemming 2
    • 3.2.5.12. Lemming 3
    • 3.2.5.13. Lemming 4
    • 3.2.5.14. Ein heißer FSM
    • 3.2.5.15. PS2 -Paket -Parser
    • 3.2.5.16. PS2 Packet Parser und Datapath
    • 3.2.5.17
    • 3.2.5.18
    • 3.2.5.19
    • 3.2.5.20
    • 3.2.5.21
    • 3.2.5.22
    • 3.2.5.23
    • 3.2.5.24
• 3.3. Größere Schaltung aufbauen ?

  • 3.3.1.

4

• 4.1

  • 4.1.1
• 4.2

  • 4.2.1

Über HDL -Bits?

HDL Bits ist eine Website mit einer Sammlung von Übungen für kleine Schaltkreise zum Üben digitaler Hardwaredesign mithilfe von Verilog Hardware Beschreibung Sprache (HDL). Die Übungen reichen von Problemen im Tutorial-Stil für Anfänger bis hin zu zunehmend herausfordernden Aufgaben, die Ihre Fähigkeiten zum Design der Schaltkreise testen und verbessern. Jedes Problem erfordert, dass Sie eine kleine Schaltung in Verilog entwerfen. HDLBits geben Ihnen ein sofortiges Feedback zum von Ihnen eingereichten Schaltungsmodul. Ihre Schaltung wird auf Korrektheit überprüft, indem Sie mit einer Reihe von Testvektoren simulieren und mit unserer Referenzlösung verglichen werden.

So verwenden Sie HDLBits ▶ ️

1. Verwenden Sie einen beliebigen Browser und gehen Sie zur HDLBits -Site.
2. Wählen Sie ein Problem: Durchsuchen Sie das Problem, oder gehen Sie zum ersten Problem.
3. Schreiben Sie eine Lösung in Verilog.
4. Gegebenenfalls einreichen, simulieren und debuggen gegebenenfalls

Wenn Sie Ihren Fortschritt verfolgen oder zu einem anderen Browser wechseln möchten, erstellen Sie einen Benutzernamen und ein Kennwort, damit Sie sich von anderer Stelle anmelden können.

Verwendung

Wie finde ich Lösungen?

Navigieren Sie zu Problemen aus Repository Structure und wählen Sie das erforderliche Verzeichnis, um Lösungen für bestimmte HDL -Bits -Übungen zu finden. Jedes Challenge -Verzeichnis kann enthalten:

• problem_statement.md : Die ursprüngliche Problemanweisung.
• solution_verilog.v : Lösung in Verilog geschrieben.
• output_wavwform.png : Die Wellenform von Simuled Ergebnis.
• testbench.sv : testbench, um die Lösung zu überprüfen.

Kontakt?

Haben Sie Fragen, Vorschläge, Feedback oder Sie finden hier etwas falsches? Wir würden gerne von Ihnen hören! Greifen nach ....

---