HDLbits Solutions

Repositório de soluções de bits HDL

Bem -vindo ao repositório de soluções HDL BITS ! Preso ao resolver problemas de bits HDL. Este espaço é dedicado a compartilhar soluções para os exercícios no site HDL BITS.

Índice ?

• Estrutura do repositório
• Sobre bits HDL
• Uso
• Contato

Estrutura do repositório

O repositório está organizado para facilitar a navegação e a localização das soluções necessárias:

Importante

1. Introdução ??

• 1.1. Etapa um
• 1.2. Zero

2. Linguagem Verilog ??

• 2.1. Básico ?

  • 2.1.1. Fio simples
  • 2.1.2. Quatro fios
  • 2.1.3. Inversor
  • 2.1.4. E portão
  • 2.1.5. Nem portão
  • 2.1.6. XNOR GATE
  • 2.1.7. Declarando fio
  • 2.1.8. 7458 chip
• 2.2. Vetores ?

  • 2.2.1. Vetor
  • 2.2.2. Vector1
  • 2.2.3. Vetor 2
  • 2.2.4. Portões de vetor
  • 2.2.5. Portão 4
  • 2.2.6. Vetor 3
  • 2.2.7. Vetor reverso
  • 2.2.8. Vetor 4
  • 2.2.9. Vetor 5
• 2.3. Hierarquia de módulos ?

  • 2.3.1. Módulo
  • 2.3.2. Posição do módulo
  • 2.3.3. Nome do módulo
  • 2.3.4. Mudança de módulo
  • 2.3.5. Módulo-Shift8
  • 2.3.6. Adder 1
  • 2.3.7. Adder 2
  • 2.3.8. Carregue o Adder Select
  • 2.3.9. Adder cum subcuttor
• 2.4. Procedimentos ?

  • 2.4.1. Sempre bloco - combinacional
  • 2.4.2. Sempre bloco - Clocked
  • 2.4.3. If Declaração
  • 2.4.4. Se trava
  • 2.4.5. Declaração do caso
  • 2.4.6. Codificador prioritário
  • 2.4.7. Codificador com casez
  • 2.4.8. Evitando trava
• 2.5. Mais recurso Verilog ?

  • 2.5.1. Operadores condicionais de ternry
  • 2.5.2. Operadores de redução
  • 2.5.3. Redução- portões ainda mais largos
  • 2.5.4. Para reversão do vetor de loop
  • 2.5.5. Para contagem de população de loop
  • 2.5.6. Gerar- para o loop adder
  • 2.5.7. Gerar- para loop bcd adder

3. Circuitos ??

• 3.1. Lógica combinacional ?

  • 3.1.1 Portões básicos ?

    • 3.1.1.1. Arame
    • 3.1.1.2. Chão
    • 3.1.1.3. Nem portão
    • 3.1.1.4. Outro portão
    • 3.1.1.5. Dois portões
    • 3.1.1.6. Mais portão lógico
    • 3.1.1.7. 7420 Chip
    • 3.1.1.8. Tabela de verdade
    • 3.1.1.9. Dois bits igualdade
    • 3.1.1.10. Circuito de amostra a
    • 3.1.1.11. Circuito de amostra b
    • 3.1.1.12. Combine A e B
    • 3.1.1.13. Anel ou vibrar?
    • 3.1.1.14. Termostato
    • 3.1.1.15. Contador populacional
    • 3.1.1.16. Portão e vetor
    • 3.1.1.17. Vetor ainda mais longo
  • 3.1.2 Multiplexador ?

    • 3.1.2.1. 2 a 1 multiplexador
    • 3.1.2.2. 2 a 1 multiplexador de barramento
    • 3.1.2.3. 9 a 1 multiplexador
    • 3.1.2.4. 256 a 1 Mux
    • 3.1.2.5. 256 a 1 MUX de 4 bits
  • 3.1.3 circuitos arritemáticos ?

    • 3.1.3.1. Meio Adder
    • 3.1.3.2. Adder completo
    • 3.1.3.3. Adder binário de 3 bits
    • 3.1.3.4. Adicionador
    • 3.1.3.5. Overflow de adição assinado
    • 3.1.3.6. Adder binário de 100 bits
    • 3.1.3.7. Adder BCD de 4 bits
  • 3.1.4 k-mapas para circuito ?

    • 3.1.4.1. 3 variável
    • 3.1.4.2. 4 variável 1
    • 3.1.4.3. 4 variável 2
    • 3.1.4.4. 4 Variavle 3
    • 3.1.4.5. POP mínimo e POS
    • 3.1.4.6. K-map 1
    • 3.1.4.7. K-map 2
    • 3.1.4.8. K-map implementado com MUX
• 3.2. Lógica seqüencial ?

  • 3.2.1 travas e chinelos ?

    • 3.2.1.1. D flip-flop
    • 3.2.1.2. D flip-flops
    • 3.2.1.3. DFF com redefinição
    • 3.2.1.4. DFF com valor de redefinição
    • 3.2.1.5. DFF com redefinição assíncrona
    • 3.2.1.6. Dff com ativação
    • 3.2.1.7. D trava
    • 3.2.1.8. DFF 1
    • 3.2.1.9. DFF 2
    • 3.2.1.10. DFF + GATE
    • 3.2.1.11. MUX + DFF 1
    • 3.2.1.12. MUX + DFF 2
    • 3.2.1.13. Dff e portões
    • 3.2.1.14. Circuito da tabela de verdade
    • 3.2.1.15. Detectar uma borda
    • 3.2.1.16. Detecte as duas arestas
    • 3.2.1.17. Registro de captura de borda
    • 3.2.1.18. Flip-flop desencadeado de ponta dupla
  • 3.2.2 Contadores ?

    • 3.2.2.1. Contador de quatro bits
    • 3.2.2.2. Contador de décadas
    • 3.2.2.3. Década Contador novamente
    • 3.2.2.4. Contador de décadas lentas
    • 3.2.2.5. Contador 1-12
    • 3.2.2.6. contador 1000
    • 3.2.2.7. Contador decimal de 4 dígitos
    • 3.2.2.8. Relógio de 12 horas
  • 3.2.3 Registros de turno ?

    • 3.2.3.1 Registro de turno de 4 bits
    • 3.2.3.2 Rotador esquerdo-direito
    • 3.2.3.3 Mudança aritemática esquerda-direita por 1 ou 8
    • 3.2.3.4 LFSR de 5 bits
    • 3.2.3.5 LFSR de 3 bits
    • 3.2.3.6 LFSR de 32 bits
    • 3.2.3.7 Registro de turnos 1
    • 3.2.3.8 Registro de turnos 2
    • 3.2.3.9 3 Lut de entrada
  • 3.2.4 Mais circuitos ?

    • 3.2.4.1. Regra 90
    • 3.2.4.2. Regra 110
    • 3.2.4.3. Conways Game of Life 16x6
  • 3.2.5 Máquinas de estado finitas ?

    • 3.2.5.1. FSM 1 simples (redefinição assíncrona)
    • 3.2.5.2. Simples fsm 1 (redefinição de sincronização)
    • 3.2.5.3. FSM 2 simples (redefinição assíncrona)
    • 3.2.5.4. Simples fsm 2 (redefinição de sincronização)
    • 3.2.5.5. Transição de estado simples 3
    • 3.2.5.6. Um FSM quente
    • 3.2.5.7. Simples FSM 3 (redefinição assíncrona)
    • 3.2.5.8. Simples fsm 3 (redefinição de sincronização)
    • 3.2.5.9. Projetar um moore fsm
    • 3.2.5.10. Lemming 1
    • 3.2.5.11. Lemming 2
    • 3.2.5.12. Lemming 3
    • 3.2.5.13. Lemming 4
    • 3.2.5.14. Um FSM quente
    • 3.2.5.15. Analisador de pacotes PS2
    • 3.2.5.16. Analisador de pacotes PS2 e Datapath
    • 3.2.5.17
    • 3.2.5.18
    • 3.2.5.19
    • 3.2.5.20
    • 3.2.5.21
    • 3.2.5.22
    • 3.2.5.23
    • 3.2.5.24
• 3.3. Construindo um circuito maior ?

  • 3.3.1.

4

• 4.1

  • 4.1.1
• 4.2

  • 4.2.1

Sobre bits HDL?

HDL BITS é um site que contém uma coleção de pequenos exercícios de design de circuitos para praticar o design de hardware digital usando o HDL (Hardware Descrição do Verilog. Os exercícios variam de problemas no estilo tutorial para iniciantes a tarefas cada vez mais desafiadoras que testam e melhoram suas habilidades de design de circuitos. Cada problema exige que você projete um pequeno circuito em Verilog. Os HDLBITs fornecem feedback imediato sobre o módulo de circuito que você envia. Seu circuito é verificado para correção simulando com um conjunto de vetores de teste e comparando -o com nossa solução de referência.

Como usar hdlbits ▶ ️

1. Use qualquer navegador e vá para o site HDLBITS.
2. Escolha um problema: navegue no conjunto de problemas ou vá para o primeiro problema.
3. Escreva uma solução no Verilog.
4. Envie, simule e depra, se necessário

Se você deseja acompanhar seu progresso ou mudar para outro navegador, crie um nome de usuário e senha para poder fazer login de outros lugares.

Uso

Como encontrar soluções?

Navegue para problemas da Repository Structure e selecione o diretório necessário para encontrar soluções para exercícios específicos de bits HDL. Cada diretório de desafio pode contém:

• problem_statement.md : a instrução Problema original.
• solution_verilog.v : Solução escrita em Verilog.
• output_wavwform.png : forma de onda do resultado simulado.
• testbench.sv : testbench para verificar a solução.

Contato?

Tem dúvidas, sugestões, feedback ou encontra algo errado aqui? Gostaríamos muito de ouvir de você! Estenda a mão em ....

---