HDLbits Solutions

Репозиторий решений HDL BITS

Добро пожаловать в репозиторие HDL Bits Solutions ! Застрял, решая проблемы с битами HDL. Это пространство посвящено обмену решениями для упражнений на веб -сайте HDL BITS.

Оглавление ?

• Структура репозитория
• О битах HDL
• Использование
• Контакт

Структура репозитория

Репозиторий организован, чтобы облегчить навигацию и найти необходимые решения:

Важный

1. Начало работы ??

• 1.1. Шаг первый
• 1.2. Ноль

2. Verilog Language ??

• 2.1. Базовый ?

  • 2.1.1. Простая проволока
  • 2.1.2. Четыре провода
  • 2.1.3. Инвертор
  • 2.1.4. И ворота
  • 2.1.5. Ни ворота
  • 2.1.6. Xnor Gate
  • 2.1.7. Объявление провода
  • 2.1.8. 7458 Чип
• 2.2. Векторы ?

  • 2.2.1. Вектор
  • 2.2.2. Вектор1
  • 2.2.3. Вектор 2
  • 2.2.4. Векторные ворота
  • 2.2.5. Ворота 4
  • 2.2.6. Вектор 3
  • 2.2.7. Вектор обратный
  • 2.2.8. Вектор 4
  • 2.2.9. Вектор 5
• 2.3. Иерархия модулей ?

  • 2.3.1. Модуль
  • 2.3.2. Модульная позиция
  • 2.3.3. Модуль-имени
  • 2.3.4. Сдвиг модуля
  • 2.3.5. Модуль-сдвиг8
  • 2.3.6. Аддер 1
  • 2.3.7. Аддер 2
  • 2.3.8. Носить Select Adder
  • 2.3.9. Adder cum ubtractor
• 2.4. Процедуры ?

  • 2.4.1. Всегда блокируйте - комбинационный
  • 2.4.2. Всегда блокируйте - такта
  • 2.4.3. Если утверждение
  • 2.4.4. Если защелка
  • 2.4.5. Заявление о случае
  • 2.4.6. Приоритетный кодер
  • 2.4.7. Энкодер с Кейцем
  • 2.4.8. Избегая защелки
• 2.5. Больше функции Verilog ?

  • 2.5.1. Условные операторы
  • 2.5.2. Операторы сокращения
  • 2.5.3. Сокращение- даже более широкие ворота
  • 2.5.4. Для переворота вектора петли
  • 2.5.5. Для цикла населения
  • 2.5.6. Генерировать для петли
  • 2.5.7. Генерировать- для петли BCD Adder

3. Цепи ??

• 3.1. Комбинационная логика ?

  • 3.1.1 Основные ворота ?

    • 3.1.1.1. Проволока
    • 3.1.1.2. Земля
    • 3.1.1.3. Ни ворота
    • 3.1.1.4. Другие ворота
    • 3.1.1.5. Два ворота
    • 3.1.1.6. Больше логических ворот
    • 3.1.1.7. 7420 Чип
    • 3.1.1.8. Таблица истины
    • 3.1.1.9. Два битного равенства
    • 3.1.1.10. Образец схема а
    • 3.1.1.11. Образец схема б
    • 3.1.1.12. Объединить A и B
    • 3.1.1.13. Кольцо или вибрировать?
    • 3.1.1.14. Термостат
    • 3.1.1.15. Счетчик населения
    • 3.1.1.16. Ворота и вектор
    • 3.1.1.17. Даже более длинный вектор
  • 3.1.2 Мультиплексор ?

    • 3.1.2.1. Мультиплексор от 2 до 1
    • 3.1.2.2. Мультиплексор автобуса от 2 до 1
    • 3.1.2.3. С 9 до 1 мультиплексором
    • 3.1.2.4. От 256 до 1 мульти
    • 3.1.2.5. От 256 до 1 4-битного мукса
  • 3.1.3 Арифематические схемы ?

    • 3.1.3.1. Половина досье
    • 3.1.3.2. Полный аддер
    • 3.1.3.3. 3-битный двоичный додел
    • 3.1.3.4. Сумматор
    • 3.1.3.5. Подписано добавление переполнения
    • 3.1.3.6. 100-битный двоичный доклад
    • 3.1.3.7. 4-битный BCD Adder
  • 3.1.4 K-карты к схеме ?

    • 3.1.4.1. 3 переменная
    • 3.1.4.2. 4 переменная 1
    • 3.1.4.3. 4 переменная 2
    • 3.1.4.4. 4 Вариавель 3
    • 3.1.4.5. Минимальный SOP и POS
    • 3.1.4.6. K-карта 1
    • 3.1.4.7. K-карта 2
    • 3.1.4.8. K-карта реализована с MUX
• 3.2. Последовательная логика ?

  • 3.2.1 Защелки и шлепанцы ?

    • 3.2.1.1. D шлепанца
    • 3.2.1.2. D шлепанцы
    • 3.2.1.3. DFF с сбросом
    • 3.2.1.4. DFF с сбросным значением
    • 3.2.1.5. DFF с асинхронным сбросом
    • 3.2.1.6. DFF с включением
    • 3.2.1.7. D защелка
    • 3.2.1.8. DFF 1
    • 3.2.1.9. DFF 2
    • 3.2.1.10. DFF + GATE
    • 3.2.1.11. MUX + DFF 1
    • 3.2.1.12. MUX + DFF 2
    • 3.2.1.13. DFF и ворота
    • 3.2.1.14. Схема из таблицы истинности
    • 3.2.1.15. Обнаружение края
    • 3.2.1.16. Обнаруйте оба края
    • 3.2.1.17. Регистр захвата краев
    • 3.2.1.18. Двойной краток запускал триггер
  • 3.2.2 Счетчики ?

    • 3.2.2.1. Четырехбитный счетчик
    • 3.2.2.2. Десятилетие счетчика
    • 3.2.2.3. Десятилетие снова
    • 3.2.2.4. Медленное десятилетие счетчика
    • 3.2.2.5. Счетчик 1-12
    • 3.2.2.6. счетчик 1000
    • 3.2.2.7. 4 цифровой десятичный счетчик
    • 3.2.2.8. 12 часов
  • 3.2.3 Регистры смены ?

    • 3.2.3.1 4-битный регистр смены
    • 3.2.3.2. Влево-правый ротатор
    • 3.2.3.3. Аритематический сдвиг слева правой на 1 или 8
    • 3.2.3.4 5-битный LFSR
    • 3.2.3.5 3-битный LFSR
    • 3.2.3.6 32-битный LFSR
    • 3.2.3.7 Shift Register 1
    • 3.2.3.8 Shift Register 2
    • 3.2.3.9 3 входной лат
  • 3.2.4 Больше схем ?

    • 3.2.4.1. Правило 90
    • 3.2.4.2. Правило 110
    • 3.2.4.3. Conways Game of Life 16x6
  • 3.2.5 конечные государственные машины ?

    • 3.2.5.1. Simple FSM 1 (асинхронное сброс)
    • 3.2.5.2. Простой FSM 1 (сброс синхронизации)
    • 3.2.5.3. Simple FSM 2 (асинхронное сброс)
    • 3.2.5.4. Simple FSM 2 (сброс синхронизации)
    • 3.2.5.5. Простой государственный переход 3
    • 3.2.5.6. Один горячий FSM
    • 3.2.5.7. Simple FSM 3 (асинхронное сброс)
    • 3.2.5.8. Simple FSM 3 (сброс синхронизации)
    • 3.2.5.9. Проектируйте Moore FSM
    • 3.2.5.10. Лемминг 1
    • 3.2.5.11. Лемминг 2
    • 3.2.5.12. Лемминг 3
    • 3.2.5.13. Лемминг 4
    • 3.2.5.14. Один горячий FSM
    • 3.2.5.15. PS2 Packet Parser
    • 3.2.5.16. PS2 Packet Parser и DataPath
    • 3.2.5.17
    • 3.2.5.18
    • 3.2.5.19
    • 3.2.5.20
    • 3.2.5.21
    • 3.2.5.22
    • 3.2.5.23
    • 3.2.5.24
• 3.3. Строительство большей трассы ?

  • 3.3.1.

4

• 4.1

  • 4.1.1
• 4.2

  • 4.2.1

О битах HDL?

HDL BITS - это веб -сайт, содержащий коллекцию упражнений по проектированию небольших цепей для практики цифрового дизайна оборудования с использованием языка Verilog Adware Adnuctive Language (HDL). Упражнения варьируются от проблем в стиле учебного пособия для начинающих до все более сложных задач, которые проверяют и улучшают ваши навыки проектирования схемы. Каждая проблема требует, чтобы вы разработали небольшую схему в Verilog. HDLBITS дает вам немедленную обратную связь по модулю схемы, который вы отправляете. Ваша схема проверяется на правилу, моделируя с набором тестовых векторов и сравнивая ее с нашим эталонным решением.

Как использовать HDLBIT ▶ ️

1. Используйте любой браузер и перейдите на сайт HDLBITS.
2. Выберите проблему: просмотрите задачу или перейдите к первой проблеме.
3. Напишите решение в Verilog.
4. Отправить, симулировать и отлаживать при необходимости

Если вы хотите отслеживать свой прогресс или перейти в другой браузер, создайте имя пользователя и пароль, чтобы вы могли войти из других мест.

Использование

Как найти решения?

Перейдите к задачам из Repository Structure и выберите необходимый каталог, чтобы найти решения для конкретных упражнений HDL BITS. Каждый каталог вызовов может содержать:

• problem_statement.md : исходное оператор проблемы.
• solution_verilog.v : решение написано в Verilog.
• output_wavwform.png : Симулированный сигнал результата.
• testbench.sv : testbench для проверки решения.

Контакт ?

У вас есть вопросы, предложения, отзывы или вы найдете здесь что -то не так? Мы хотели бы услышать от вас! Протянуть руку ....

---