HDLbits Solutions

Repositorio de soluciones de bits HDL

¡Bienvenido al repositorio de soluciones HDL Bits ! Atascado mientras resolvía problemas de bits HDL. Este espacio está dedicado a compartir soluciones para los ejercicios en el sitio web de HDL Bits.

Tabla de contenido ?

• Estructura de repositorio
• Sobre bits de HDL
• Uso
• Contacto

Estructura de repositorio

El repositorio está organizado para facilitar la navegación y encontrar las soluciones que necesita:

Importante

1. ¿Empiezando ??

• 1.1. Paso uno
• 1.2. Cero

2. VERILOG IDIACELO ??

• 2.1. Básico ?

  • 2.1.1. Alambre simple
  • 2.1.2. Cuatro cables
  • 2.1.3. Inversor
  • 2.1.4. Y puerta
  • 2.1.5. Ni puerta
  • 2.1.6. Puerta xnor
  • 2.1.7. Declarando alambre
  • 2.1.8. Chip 7458
• 2.2. Vectores ?

  • 2.2.1. Vector
  • 2.2.2. Vector1
  • 2.2.3. Vector 2
  • 2.2.4. Puertas vectoriales
  • 2.2.5. Puerta 4
  • 2.2.6. Vector 3
  • 2.2.7. Vector reverso
  • 2.2.8. Vector 4
  • 2.2.9. Vector 5
• 2.3. ¿ Jerarquía de módulos ?

  • 2.3.1. Módulo
  • 2.3.2. Posición de módulo
  • 2.3.3. Nombre de módulo
  • 2.3.4. Cambio de módulo
  • 2.3.5. Cambio de módulo8
  • 2.3.6. Adder 1
  • 2.3.7. Adder 2
  • 2.3.8. Carrera Seleccione Adder
  • 2.3.9. Adder Cum Restar
• 2.4. Procedimientos ?

  • 2.4.1. Siempre bloque - combinacional
  • 2.4.2. Siempre bloqueado
  • 2.4.3. Declaración if
  • 2.4.4. Si el pestillo
  • 2.4.5. Declaración de caso
  • 2.4.6. Codificador prioritario
  • 2.4.7. Codificador con Casez
  • 2.4.8. Evitar el pestillo
• 2.5. ¿Más característica de Verilog ?

  • 2.5.1. Operadores de ternería condicionales
  • 2.5.2. Operadores de reducción
  • 2.5.3. Reducción: puertas incluso más amplias
  • 2.5.4. Para la reversión del vector de bucle
  • 2.5.5. Para el recuento de población de bucle
  • 2.5.6. Generar- para adder de bucle
  • 2.5.7. Generar- para bucle bcd adder

3. Circuitos ??

• 3.1. Lógica combinacional ?

  • 3.1.1 Puertas básicas ?

    • 3.1.1.1. Cable
    • 3.1.1.2. Suelo
    • 3.1.1.3. Ni puerta
    • 3.1.1.4. Otra puerta
    • 3.1.1.5. Dos puertas
    • 3.1.1.6. Más puerta lógica
    • 3.1.1.7. Chip 7420
    • 3.1.1.8. Mesa de verdad
    • 3.1.1.9. Igualdad de dos bits
    • 3.1.1.10. Circuito de muestra A
    • 3.1.1.11. Circuito de muestra b
    • 3.1.1.12. Combinar A y B
    • 3.1.1.13. Anillo o vibrar?
    • 3.1.1.14. Termostato
    • 3.1.1.15. Mostrador de población
    • 3.1.1.16. Puerta y vector
    • 3.1.1.17. Vector incluso más largo
  • 3.1.2 Multiplexor ?

    • 3.1.2.1. 2 a 1 multiplexor
    • 3.1.2.2. 2 a 1 Multiplexor de bus
    • 3.1.2.3. 9 a 1 multiplexor
    • 3.1.2.4. 256 a 1 mux
    • 3.1.2.5. 256 a 1 MUX de 4 bits
  • 3.1.3 Circuitos aritemáticos ?

    • 3.1.3.1. Medio adder
    • 3.1.3.2. Sumador completo
    • 3.1.3.3. Sumador binario de 3 bits
    • 3.1.3.4. Sumador
    • 3.1.3.5. Desbordamiento de adición firmado
    • 3.1.3.6. Sumador binario de 100 bits
    • 3.1.3.7. Adder BCD de 4 bits
  • 3.1.4 K-maps al circuito ?

    • 3.1.4.1. 3 variable
    • 3.1.4.2. 4 variable 1
    • 3.1.4.3. 4 variable 2
    • 3.1.4.4. 4 Variavle 3
    • 3.1.4.5. SOP y POS mínimo
    • 3.1.4.6. K-map 1
    • 3.1.4.7. K-map 2
    • 3.1.4.8. K-map implementado con mux
• 3.2. Lógica secuencial ?

  • 3.2.1 pestillos y chanclas ?

    • 3.2.1.1. D Flip-flop
    • 3.2.1.2. D Ship-Flops
    • 3.2.1.3. DFF con reinicio
    • 3.2.1.4. DFF con valor de reinicio
    • 3.2.1.5. DFF con reinicio asíncrono
    • 3.2.1.6. DFF con habilitación
    • 3.2.1.7. D de pestillo
    • 3.2.1.8. DFF 1
    • 3.2.1.9. DFF 2
    • 3.2.1.10. DFF + puerta
    • 3.2.1.11. Mux + dff 1
    • 3.2.1.12. Mux + dff 2
    • 3.2.1.13. Dff y puertas
    • 3.2.1.14. Circuito de la mesa de la verdad
    • 3.2.1.15. Detectar una ventaja
    • 3.2.1.16. Detectar ambos borde
    • 3.2.1.17. Registro de captura de borde
    • 3.2.1.18. Flip-flop de doble borde
  • 3.2.2 contadores ?

    • 3.2.2.1. Mostrador de cuatro bits
    • 3.2.2.2. Mostrador de década
    • 3.2.2.3. Totón de década de nuevo
    • 3.2.2.4. Contador de década lento
    • 3.2.2.5. Contador 1-12
    • 3.2.2.6. Contador 1000
    • 3.2.2.7. Contador decimal de 4 dígitos
    • 3.2.2.8. Reloj de 12 horas
  • 3.2.3 Registros de cambio ?

    • 3.2.3.1 Registro de turno de 4 bits
    • 3.2.3.2 Rotador izquierdo-derecha
    • 3.2.3.3 Cambio aritemático de derecha izquierda por 1 u 8
    • 3.2.3.4 LFSR de 5 bits
    • 3.2.3.5 LFSR de 3 bits
    • 3.2.3.6 LFSR de 32 bits
    • 3.2.3.7 Registro de turno 1
    • 3.2.3.8 Registro de turno 2
    • 3.2.3.9 3 Entrada LUT
  • 3.2.4 ¿Más circuitos ?

    • 3.2.4.1. Regla 90
    • 3.2.4.2. Regla 110
    • 3.2.4.3. Conways Game of Life 16x6
  • 3.2.5 Máquinas de estado finito ?

    • 3.2.5.1. FSM 1 simple (RESET ASYNC)
    • 3.2.5.2. FSM 1 simple (restablecimiento de sincronización)
    • 3.2.5.3. FSM 2 simple (RESET ASYNC)
    • 3.2.5.4. FSM 2 simple (restablecimiento de sincronización)
    • 3.2.5.5. Transición de estado simple 3
    • 3.2.5.6. Un FSM caliente
    • 3.2.5.7. FSM 3 simple (RESET ASYNC)
    • 3.2.5.8. FSM 3 simple (Restablecimiento de sincronización)
    • 3.2.5.9. Diseñar un moore fsm
    • 3.2.5.10. Lemming 1
    • 3.2.5.11. Lemming 2
    • 3.2.5.12. Lemming 3
    • 3.2.5.13. Lemming 4
    • 3.2.5.14. Un FSM caliente
    • 3.2.5.15. Analizador de paquetes de PS2
    • 3.2.5.16. Analizador de paquetes de PS2 y datapath
    • 3.2.5.17
    • 3.2.5.18
    • 3.2.5.19
    • 3.2.5.20
    • 3.2.5.21
    • 3.2.5.22
    • 3.2.5.23
    • 3.2.5.24
• 3.3. ¿ Construir un circuito más grande ?

  • 3.3.1.

4

• 4.1

  • 4.1.1
• 4.2

  • 4.2.1

Sobre bits HDL?

HDL Bits es un sitio web que contiene una colección de ejercicios de diseño de circuitos pequeños para practicar el diseño de hardware digital utilizando el lenguaje de descripción de hardware de Verilog (HDL). Los ejercicios van desde problemas de estilo tutorial para principiantes hasta tareas cada vez más desafiantes que prueban y mejoran las habilidades de diseño de su circuito. Cada problema requiere que diseñe un pequeño circuito en Verilog. HDLBITS le brinda comentarios inmediatos sobre el módulo de circuito que envía. Su circuito se verifica para la corrección simulando con un conjunto de vectores de prueba y comparándolo con nuestra solución de referencia.

Cómo usar hdlbits ▶ ️

1. Use cualquier navegador y vaya al sitio HDLBITS.
2. Elija un problema: explore el conjunto de problemas o vaya al primer problema.
3. Escribe una solución en Verilog.
4. Enviar, simular y depurar si es necesario

Si desea rastrear su progreso o mudarse a otro navegador, cree un nombre de usuario y una contraseña para que pueda iniciar sesión en otro lugar.

Uso

¿Cómo encontrar soluciones?

Navegue a los problemas de Repository Structure y seleccione el directorio necesario para encontrar soluciones a ejercicios específicos de bits HDL. Cada directorio de desafío puede contener:

• problem_statement.md : la declaración del problema original.
• solution_verilog.v : Solución escrita en Verilog.
• output_wavwform.png : forma de onda del resultado simulado.
• testbench.sv : TestBench para verificar la solución.

Contacto ?

¿Tiene preguntas, sugerencias, comentarios o encuentra algo mal aquí? ¡Nos encantaría saber de ti! Alcance en ....

---