open source fpga resource
1.0.0
Отмеченный наградами генератор IP FPGA с открытым исходным кодом, который поддерживает высококлассные гомогенные архитектуры FPGA.
Репозиторий GitHub: https://github.com/lnis-uofu/openfpga
Структура для аппаратного ускорения веб -приложений и облачных приложений с использованием облачных FPGA.
Репозиторий GitHub: https://github.com/stevehover/1st-claas
Эта виртуальная лаборатория FPGA, построенная в IDE MakerChip, является отличной средой для новичков FPGA.
Проект Verilog-To Routing (VTR) представляет собой всемирные совместные усилия по обеспечению структуры с открытым исходным кодом для проведения архитектуры FPGA и исследований и разработок САПР. Поток дизайна VTR принимает вход в описание цифровой схемы Verilog и описание целевой архитектуры FPGA.
Репозиторий GitHub: https://github.com/verilog-to-routing/vtr-verilog-to-routing
Лицензия: MIT
Symbiflow является полностью с открытым исходным кодом для разработки FPGA нескольких поставщиков. В настоящее время он нацелен на Xilinx 7-й серии, Lattice ICE40, решетчатые ECP5 FPGA, QuickLogic EOS S3 и постепенно расширяется для обеспечения комплексного сквозного потока синтеза FPGA.
Домашняя страница: https://symbiflow.github.io/
Лицензия: MIT
Yosys - это структура для синтеза Verilog RTL. В настоящее время он обладает обширной поддержкой Verilog-2005 и предоставляет базовый набор алгоритмов синтеза для различных доменов приложений.
Домашняя страница: https://yosyshq.net/yosys/
Репозиторий GitHub: https://github.com/yosyshq/yosys
Лицензия: ISC
Логический синтез Oracle - это структура, разработанная в верхней части библиотек синтеза EPFL Logic, чтобы разблокировать эффективные логические манипуляции с использованием различных оптимизаторов логики.
Репозиторий GitHub: https://github.com/lnis-uofu/lsoracle
Лицензия: MIT
Библиотеки синтеза EPFL логики представляют собой набор модульных библиотек C ++ с открытым исходным кодом для разработки приложений логического синтеза. Все библиотеки хорошо задокументированы и хорошо протестированы. Будучи только заголовком, библиотеки могут быть легко использованы в качестве основных компонентов в структурных структурах синтеза логики.
Репозиторий GitHub: https://github.com/lsils/lstools-showcase
Лицензия: MIT
Edalice - это библиотека Python для взаимодействия с инструментами EDA. Он может создавать файлы проекта для поддерживаемых инструментов и запускать их в режиме партии или графического интерфейса (где поддерживается).
Репозиторий GitHub: https://github.com/olofk/edale
Лицензия: BSD-2-CLAUSE
Анализатор, компилятор, симулятор и (экспериментальный) синтезатор для VHDL. В настоящее время он получает полную поддержку для 1987, 1993, 2002 года и частично для пересмотра VHDL 2008 года. Частичная поддержка PSL. Может использоваться для синтеза и формальной проверки вместе с GHDL-Yosys-Plugin и (Symbi) YOSYS.
Домашняя страница: https://ghdl.github.io/ghdl
Репозиторий GitHub: https://github.com/ghdl/ghdl
Лицензия: GPL-2.0
OSVVM - это структура проверки VHDL, библиотека утилит проверки, библиотека компонентов проверки и независимый поток сценариев симулятора. OSVVM предоставляет vHDL с возможностями проверки модных слов, включая моделирование уровня транзакций, ограниченное случайное, функциональное покрытие и платы за табло, которые просты в использовании и ощущают встроенные языковые функции. Наши возможности отчетности включают HTML -выходы для читаемости человека и XML на основе JUNIT для инструментов CI/CD.
Домашняя страница: https://osvvm.github.io/
Репозиторий GitHub: https://github.com/osvvm/osvvmlibraries#readme
Лицензия: Apache-2.0
Vunit - это структура тестирования с открытым исходным кодом для VHDL/SystemVerilog. В нем есть библиотеки поддержки проверки и функциональность, необходимую для реализации непрерывного и автоматического тестирования вашего кода HDL.
Домашняя страница: https://vunit.github.io
Репозиторий GitHub: https://github.com/vunit/vunit
Лицензия: MPL 2.0
Verilogcreator - это плагин QTCreator. Он превращает qtcreator в IDE Verilog 2005.
Домашняя страница: https://github.com/rochus-keller/veralogcreator/
Репозиторий GitHub: https: //github.com/rochus-keller/veralogcreator/
Лицензия: GPL-2.0
FuseSoc-отмеченный наградами менеджер пакетов для IP-ядер. Он используется наиболее заметными кремниевыми проектами с открытым исходным кодом и имеет большую экосистему доступных IP -сердечков
Репозиторий GitHub: https://github.com/olofk/fusesoc
Лицензия: BSD-2-CLAUSE
Диван ( S Kywater O Pensource f Pg A S) представляет собой серию IP FPGA с открытым исходным кодом с использованием рамки с открытым исходным кодом Skywater 130NM PDK и OpenFPGA
Репозиторий GitHub: https://github.com/lnis-uofu/sofa
Лицензия: MIT
Универсальная утилита для программирования FPGA
Репозиторий GitHub: https://github.com/trabucayre/openfpgaloader
Лицензия: AGPL-3.0
Litedram обеспечивает небольшую площадь и настраиваемое ядро DRAM. Litedram является частью библиотек Litex, целью которых является снижение начального уровня сложных ядер FPGA, предоставляя простые, элегантные и эффективные реализации компонентов, используемых в современном SOC, как Ethernet, SATA, PCIE, SDRAM Controller ...
Репозиторий GitHub: https://github.com/enjoy-digital/litedram
Лицензия: BSD-2-CLAUSE
