open source fpga resource
1.0.0
수상 경력에 빛나는 균질 한 FPGA 아키텍처를 지원하는 수상 경력에 빛나는 오픈 소스 FPGA IP 생성기.
github 저장소 : https://github.com/lnis-uofu/openfpga
클라우드 FPGA를 사용한 웹 및 클라우드 애플리케이션의 하드웨어 가속을위한 프레임 워크.
github 저장소 : https://github.com/stevehoover/1st-claas
Makerchip IDE 내에 건설 된이 가상 FPGA 실험실은 FPGA 신규 이민자들에게 훌륭한 온 보딩 환경입니다.
VTR (Verilog-to-Routing) 프로젝트는 FPGA 아키텍처 및 CAD 연구 및 개발을 수행하기위한 오픈 소스 프레임 워크를 제공하기위한 전 세계적으로 협력적인 노력입니다. VTR 설계 흐름은 디지털 회로의 Verilog 설명을 입력하고 대상 FPGA 아키텍처에 대한 설명으로 사용됩니다.
github 리포지토리 : https://github.com/verilog-to-routing/vtr-verilog-to-routing
라이센스 : MIT
Symbiflow는 여러 공급 업체의 FPGA를 개발하기위한 완전히 오픈 소스 도구 체인입니다. 현재 Xilinx 7 시리즈, 격자 ICE40, 격자 ECP5 FPGA, Quicklogic EOS S3을 목표로하며 점차 포괄적 인 엔드 투 엔드 FPGA 합성 흐름을 제공하기 위해 점차 확장되고 있습니다.
홈페이지 : https://symbiflow.github.io/
라이센스 : MIT
Yosys는 Verilog RTL 합성을위한 프레임 워크입니다. 현재 광범위한 Verilog-2005 지원을 받고 있으며 다양한 응용 분야에 대한 기본 합성 알고리즘 세트를 제공합니다.
홈페이지 : https://yosyshq.net/yosys/
github 저장소 : https://github.com/yosyshq/yosys
라이센스 : ISC
논리 합성 Oracle은 다른 로직 최적화기를 사용하여 효율적인 논리 조작을 잠금 해제하기 위해 EPFL 로직 합성 라이브러리의 상단에서 개발 된 프레임 워크입니다.
github 저장소 : https://github.com/lnis-uofu/lsoracle
라이센스 : MIT
EPFL 로직 합성 라이브러리는 로직 합성 응용 프로그램의 개발을위한 모듈 식 오픈 소스 C ++ 라이브러리 모음입니다. 모든 라이브러리는 잘 문서화되어 있으며 잘 테스트되었습니다. 헤더 전용이기 때문에 라이브러리는 복잡한 논리 합성 프레임 워크에서 핵심 구성 요소로 쉽게 사용할 수 있습니다.
github 저장소 : https://github.com/lsils/lstools-showcase
라이센스 : MIT
EdaLe는 EDA 도구와 상호 작용하기위한 파이썬 라이브러리입니다. 지원되는 도구 용 프로젝트 파일을 생성하고 배치 또는 GUI 모드 (지원되는 경우)로 실행할 수 있습니다.
github 리포지토리 : https://github.com/olofk/edize
라이센스 : BSD-2-Clause
VHDL 용 분석기, 컴파일러, 시뮬레이터 및 (실험) 신시사이저. 현재 1987 년, 1993 년, 2002 년에 대한 전폭적 인 지원을 받고 있으며 2008 년 VHDL 개정에 부분적으로 지원됩니다. PSL의 부분 지원. GHDL-Yosys-Plugin 및 (Symbi) Yosys와 함께 합성 및 공식 검증에 사용할 수 있습니다.
홈페이지 : https://ghdl.github.io/ghdl
github 저장소 : https://github.com/ghdl/ghdl
라이센스 : GPL-2.0
OSVVM은 VHDL 검증 프레임 워크, 검증 유틸리티 라이브러리, 검증 구성 요소 라이브러리 및 시뮬레이터 독립 스크립팅 흐름입니다. OSVVM은 VHDL에 트랜잭션 레벨 모델링, 제한된 무작위, 기능적 커버리지 및 언어 기능이 내장 된 스코어 보드를 포함한 버즈 워드 검증 기능을 제공합니다. 당사의보고 기능에는 인간 가독성을위한 HTML 출력 및 CI/CD 도구를위한 Junit 기반 XML이 포함됩니다.
홈페이지 : https://osvvm.github.io/
github 리포지토리 : https://github.com/osvvm/osvvmlibraries#readme
라이센스 : Apache-2.0
Vunit은 VHDL/SystemVerilog의 오픈 소스 테스트 프레임 워크입니다. 그것은 검증 지원 라이브러리와 HDL 코드의 지속적이고 자동화 된 테스트를 실현하는 데 필요한 기능을 특징으로합니다.
홈페이지 : https://vunit.github.io
github 저장소 : https://github.com/vunit/vunit
라이센스 : MPL 2.0
Verilogcreator는 QTCreator 플러그인입니다. QTCreator를 Verilog 2005 IDE로 바꿉니다.
홈페이지 : https://github.com/rochus-keller/verilogcreator/
github 저장소 : https : //github.com/rochus-keller/verilogcreator/
라이센스 : GPL-2.0
Fusesoc는 IP 코어의 수상 경력에 빛나는 패키지 관리자입니다. 그것은 가장 유명한 오픈 소스 실리콘 프로젝트에서 사용하며 사용 가능한 IP 코어의 큰 생태계가 있습니다.
github 저장소 : https://github.com/olofk/fusesoc
라이센스 : BSD-2-Clause
Sofa ( S Kywater O Pensource F Pg A S)는 Open-Source Skywater 130NM PDK 및 OpenFPGA 프레임 워크를 사용하는 일련의 오픈 소스 FPGA IP입니다.
github 저장소 : https://github.com/lnis-uofu/sofa
라이센스 : MIT
FPGA를 프로그래밍하기위한 범용 유틸리티
github 저장소 : https://github.com/trabucayre/openfpgaloader
라이센스 : AGPL-3.0
Litedram은 작은 발자국과 구성 가능한 DRAM 코어를 제공합니다. Litedram은 Ethernet, SATA, PCIE, SDRAM Controller와 같은 오늘날 SOC에서 사용되는 단순하고 우아하며 효율적인 구성 요소의 구현을 제공함으로써 복잡한 FPGA 코어의 엔트리 레벨을 낮추는 LITEX 라이브러리의 일부입니다.
github 리포지토리 : https://github.com/enjoy-digital/litedram
라이센스 : BSD-2-Clause
