CraneCPU

Cranecpu

Аппаратный эксперимент по курсам интеграции компьютерной системы в Университете Чжэцзян

Предупреждение : только для справки, пожалуйста, не копируйте

Экспериментальный прогресс

Курс интеграции системного интеграции будет постепенно реализовать пятиуровневый процессор RISC-V Pipeline, а также реализовать обработку исключений, прогноз филиалов, кэш, MMU и другие функции, а также запустить простое ядро, написанное на нем.

Этот репо записывает экспериментальный прогресс через филиалы, теги и т. Д. и сохраняет результаты каждого этапа.

• System I Lab5-1/Lab5-2: одноциклевый процессор
• Дополнительный: одноциклетный процессор с привилегированными инструкциями/обработкой исключений
• Система II LAB1: процессор трубопровода (стойла)
• Система II Lab2: Cooline CPU (пересылка)
• Система II Lab7: Профилак -процессор с привилегированными инструкциями/обработкой исключений
  • Примечание . Фактически, эта лаборатория не идеальна, только CSRR и CSRW могут работать, основные функции уровня привилегий не завершены и должны быть улучшены
• Система III LAB1: процессор трубопровода с динамическим прогнозом ветви
  • Если вы используете предоставленную экспериментальную структуру вместо собственной, вы не будете помещать ее в репо
• Система III LAB2: процессор трубопровода с кэшем
  • Если вы используете предоставленную экспериментальную структуру вместо собственной, вы не будете помещать ее в репо
• System III LAB XPART: эксперимент по программному и аппаратному интеграции, основная часть состоит в том, чтобы реализовать ядро ​​MMU и отладки ядра
  • Rv64izicsr Все инструкции (за исключением Fence Ebreake wfi)
  • Включает два уровня привилегий: руководитель и пользователь
  • Реализует два режима страниц, в том числе Bare и SV39
  • Поддержка вывода последовательного порта
  • Показать слайды в: slides.tonycrane.cc/sys3-xpart-pre

Экспериментальная среда

В классе мы использовали Vivado и Nexys A7-100T FPGA Poard для экспериментов.

Для удобства разработки/моделирования на платформах, не являющихся Windows, Icarus Verilog и GTKWave используются для моделирования.

Компиляция и моделирование

Makefile используется для интеграции компиляции, моделирования и других операций:

• make : компилировать, симулировать и открыть gtkwave, чтобы просмотреть форму волны
• make compile : компилировать
• make simulate : симулировать и открыть gtkwave, чтобы просмотреть форму волны

Путь gtkwave должен быть указан через GTKWAVE=/path/to/your/gtkwave .

заявление

Я не изучил Verilog всерьез, и я написал это очень много. В любом случае, я могу просто бежать, и мне лень изменить его, когда я бегу. Только для справки, эталонное значение может быть не таким хорошим (x, то это только для записи (✓

ЛИЦЕНЗИЯ

Все они написаны полностью на основе кода стартера, поэтому просто используйте лицензию MIT.