CraneCPU

クレーネック

Zhijiang Universityのコンピューターシステム統合コースのハードウェア実験

警告：参照のみについては、コピーしないでください

実験的進行

システム統合コースは、RISC-V 5レベルのパイプラインCPUを徐々に実装し、例外処理、ブランチ予測、キャッシュ、MMUおよびその他の機能を実装し、自分で書かれた単純なカーネルを実行します。

このレポは、ブランチ、タグなどを通じて実験的な進行を記録し、各段階の結果を保持します。

• System I Lab55-1/Lab5-2：シングルサイクルCPU
• 追加：特権指示/例外処理を備えたシングルサイクルCPU
• System II Lab1：パイプラインCPU（ストール）
• System II Lab2：パイプラインCPU（転送）
• System II Lab7：特権指示/例外処理を備えたパイプラインCPU
  • 注：実際、このラボは完璧ではなく、CSRRとCSRWのみが実行でき、特権レベルの基本機能は完全ではなく、改善する必要があります
• システムIII LAB1：動的分岐予測を備えたパイプラインCPU
  • 独自ではなく提供された実験フレームワークを使用する場合、リポジトリに入れません
• システムIII LAB2：キャッシュ付きパイプラインCPU
  • 独自ではなく提供された実験フレームワークを使用する場合、リポジトリに入れません
• System III Lab XPART：ソフトウェアとハ​​ードウェア統合実験、主な部分はMMUとデバッグカーネルを実装することです
  • rv64izicsrすべての指示（フェンスebreak wfiを除く）
  • スーパーバイザーとユーザーの2つの特権レベルが含まれています
  • BareおよびSV39を含む2つのページネーションモードを実装します
  • シリアルポート出力をサポートします
  • スライドを表示：Slides.tonycrane.cc/sys3-xpart-pre

実験環境

クラスでは、実験にVivadoとNexys A7-100T FPGA開発委員会を使用しました。

非ワインドプラットフォームでの開発/シミュレーションの便利さのために、Icarus VerilogとGtkWaveがシミュレーションに使用されます。

コンパイルとシミュレーション

MakeFileは、コンピレーション、シミュレーション、その他の操作を統合するために使用されます。

• make ：波形を表示するためにgtkwaveをコンパイル、シミュレート、および開きます
• make compile ：コンパイル
• make simulate ：波形を表示するためにgtkwaveをシミュレートして開きます

gtkwaveのパスはGTKWAVE=/path/to/your/gtkwaveを介して指定する必要があります。

声明

私は真剣にVerilogを学んだことがありません、そして私はそれをあまり書いています。とにかく、私はただ走ることができます、そして、私は走ったときにそれを変えるのが面倒です。参照のみの場合、参照値はそれほど大きくないかもしれません（x、それは記録のみです（✓

ライセンス

それらはすべてスターターコードに完全に基づいて書かれているため、MITライセンスを使用してください。