CraneCPU

Cranecpu

Experiência de hardware de cursos de integração de sistemas de computador na Universidade de Zhejiang

Aviso : apenas para referência, não copie

Progresso experimental

O curso de integração do sistema implementará gradualmente uma CPU de pipeline de cinco níveis RISC-V e implementará o manuseio de exceções, previsão de ramificações, cache, MMU e outras funções e executará um kernel simples escrito por si mesmo.

Este repo registra o progresso experimental através de ramificações, tags etc. e preserva os resultados de cada estágio.

• Sistema I Lab5-1/Lab5-2: CPU de ciclo único
• Extra: CPU de ciclo único com instruções privilegiadas/manuseio de exceção
• Sistema II Lab1: CPU de pipeline (barraca)
• Sistema II Lab2: CPU de pipeline (encaminhamento)
• Sistema II Lab7: CPU de pipeline com instruções privilegiadas/manuseio de exceção
  • Nota : De fato, este laboratório não é perfeito, apenas o CSRR e o CSRW podem ser executados, as funções básicas do nível de privilégio não estão completas e precisam ser melhoradas
• Sistema III Lab1: CPU de pipeline com previsão de ramificação dinâmica
  • Se você usar a estrutura experimental fornecida em vez de sua, você não o colocará no repositório
• Sistema III Lab2: CPU de pipeline com cache
  • Se você usar a estrutura experimental fornecida em vez de sua, você não o colocará no repositório
• Sistema III LAB XPART: Experiência de integração de software e hardware, a parte principal é implementar o MMU e o kernel de depuração
  • Rv64IZICSR todas as instruções (excluindo a cerca ebreak wfi)
  • Inclui dois níveis de privilégio: supervisor e usuário
  • Implementa dois modos de paginação, incluindo Bare e Sv39
  • Suporte a saída de porta serial
  • Mostre slides em: slides.tonycrane.cc/sys3-xpart -pre-

Ambiente experimental

Na aula, usamos o Vivado e o Nexys A7-100T FPGA Development Board para experimentos.

Para a conveniência de desenvolvimento/simulação em plataformas que não sejam de janelas, o icarus verilog e o gtkwave são usados ​​para simulação.

Compilação e simulação

Um Makefile é usado para integrar compilação, simulação e outras operações:

• make : Compilar, simular e abrir GTKWave para ver a forma de onda
• make compile : compilar
• make simulate : simular e abra GTKWave para ver a forma de onda

O caminho do GTKWave precisa ser especificado através do GTKWAVE=/path/to/your/gtkwave .

declaração

Não aprendi a Verilog seriamente e escrevi muito. De qualquer forma, posso simplesmente correr, e estou com preguiça de mudar quando corro. Apenas para referência, o valor de referência pode não ser tão bom (x, então é apenas para gravar (✓

LICENÇA

Todos eles são escritos inteiramente com base no código de partida, então use uma licença do MIT.