CraneCPU

Cranecpu

Eksperimen Perangkat Keras Kursus Integrasi Sistem Komputer di Universitas Zhejiang

PERINGATAN : Hanya untuk referensi, jangan menyalin

Kemajuan Eksperimental

Kursus integrasi sistem secara bertahap akan menerapkan CPU pipa lima tingkat RISC-V, dan menerapkan penanganan pengecualian, prediksi cabang, cache, MMU dan fungsi lainnya, dan menjalankan kernel sederhana yang ditulis sendiri di atasnya.

Repo ini mencatat kemajuan eksperimental melalui cabang, tag, dll. Dan mempertahankan hasil dari setiap tahap.

• System I Lab5-1/Lab5-2: CPU siklus tunggal
• Ekstra: CPU siklus tunggal dengan instruksi istimewa/penanganan pengecualian
• System II Lab1: CPU Pipa (Kios)
• System II Lab2: CPU Pipa (Penerusan)
• System II Lab7: CPU pipa dengan instruksi istimewa/penanganan pengecualian
  • Catatan : Faktanya, lab ini tidak sempurna, hanya CSRR dan CSRW yang dapat berjalan, fungsi dasar tingkat hak istimewa tidak lengkap, dan perlu ditingkatkan
• System III Lab1: CPU Pipa dengan Prediksi Cabang Dinamis
  • Jika Anda menggunakan kerangka kerja eksperimental yang disediakan alih -alih milik Anda, Anda tidak akan memasukkannya ke dalam repo
• System III Lab2: CPU pipa dengan cache
  • Jika Anda menggunakan kerangka kerja eksperimental yang disediakan alih -alih milik Anda, Anda tidak akan memasukkannya ke dalam repo
• System III Lab Xpart: Perangkat Lunak dan Eksperimen Integrasi Perangkat Keras, bagian utamanya adalah untuk mengimplementasikan MMU dan Kernel Debug
  • RV64IZICSR Semua instruksi (tidak termasuk pagar eBreak WFI)
  • Termasuk dua tingkat hak istimewa: pengawas dan pengguna
  • Mengimplementasikan dua mode pagination, termasuk telanjang dan sv39
  • Mendukung output port serial
  • Tampilkan slide di: slide.tononycrane.cc/sys3-xpart-pre

Lingkungan eksperimental

Di kelas, kami menggunakan Vivado dan Nexys A7-100T FPGA Development Board untuk percobaan.

Untuk kenyamanan pengembangan/simulasi pada platform non-Windows, Icarus Verilog dan GTKwave digunakan untuk simulasi.

Kompilasi dan Simulasi

Makefile digunakan untuk mengintegrasikan kompilasi, simulasi, dan operasi lainnya:

• make : Kompilasi, simulasikan, dan buka GTKwave untuk melihat bentuk gelombang
• make compile : kompilasi
• make simulate : simulasi dan buka GTKwave untuk melihat bentuk gelombang

Jalur GTKwave perlu ditentukan melalui GTKWAVE=/path/to/your/gtkwave .

penyataan

Saya belum belajar Verilog dengan serius, dan saya sudah banyak menulisnya. Ngomong -ngomong, saya bisa berlari, dan saya terlalu malas untuk mengubahnya ketika saya berlari. Hanya untuk referensi, nilai referensi mungkin tidak hebat (x, maka itu hanya untuk merekam (✓

LISENSI

Semuanya ditulis sepenuhnya berdasarkan kode starter, jadi gunakan saja lisensi MIT.