DRAM Voltage Study

在降壓操作下，現代DRAM設備的表徵結果

在2015年至2016年間生產的31個DDR3L（低壓）SO-DIMM上收集的表徵數據。您可以在我們的Sigmetrics'17/Pomacs'17紙中找到背景和分析，“了解現代DRAM芯片中的減少電壓操作：表徵，分析和機制”。這裡也可以使用Arxiv版本（兩列格式）。

表徵_Results

該文件夾包含從我們的實驗中收集的數據點。

dimm_faulty_cachelines_out.csv

在每個DIMM中，在寬範圍的電壓級別上觀察到至少一個誤差（即，位翻轉）的緩存線的分數。分析在本文的第4.1節中。

spatial_locality

電壓引起的誤差的空間位置。分析在本文的第4.3節中。

retention_time_profile.csv

DDR3L SO-DIMM在不同電壓水平下的保留時間輪廓。分析在本文的第4.6節中。

spice_circuit_model

該文件夾包含DRAM陣列的香料模型。用於仿真的工具是LTSpice。分析在第4.2節中，模型描述在本文的附錄C中。