DRAM Voltage Study

低電圧操作中の最新のDRAMデバイスの特性評価結果

2015年から2016年の間に製造された31 DDR3L（低電圧）SO-DIMMSで収集された特性評価データ。Sigmetrics'17/Pomacs'17論文のデータに関する背景と分析を見つけることができます。ここでは、ARXIVバージョン（2列形式）も利用できます。

特性化_Results

このフォルダーには、実験から収集されたデータポイントが含まれています。

dimm_faulty_cachelines_out.csv

キャッシュラインの割合は、広範囲の電圧レベルにわたって各DIMMで少なくとも1つのエラー（つまり、ビットフリップ）を観察します。分析は、論文のセクション4.1にあります。

spatial_locality

電圧誘導エラーの空間局所性。分析は、論文のセクション4.3にあります。

retention_time_profile.csv

異なる電圧レベルでのDDR3L SO-DIMMの保持時間プロファイル。分析は、論文のセクション4.6にあります。

spice_circuit_model

このフォルダーには、DRAMアレイのスパイスモデルが含まれています。シミュレーションに使用されるツールはLTSPICEです。分析はセクション4.2にあり、モデルの説明は論文の付録Cにあります。