DRAM Voltage Study

在降压操作下，现代DRAM设备的表征结果

在2015年至2016年间生产的31个DDR3L（低压）SO-DIMM上收集的表征数据。您可以在我们的Sigmetrics'17/Pomacs'17纸中找到背景和分析，“了解现代DRAM芯片中的减少电压操作：表征，分析和机制”。这里也可以使用Arxiv版本（两列格式）。

表征_Results

该文件夹包含从我们的实验中收集的数据点。

dimm_faulty_cachelines_out.csv

在每个DIMM中，在宽范围的电压级别上观察到至少一个误差（即，位翻转）的缓存线的分数。分析在本文的第4.1节中。

spatial_locality

电压引起的误差的空间位置。分析在本文的第4.3节中。

retention_time_profile.csv

DDR3L SO-DIMM在不同电压水平下的保留时间轮廓。分析在本文的第4.6节中。

spice_circuit_model

该文件夹包含DRAM阵列的香料模型。用于仿真的工具是LTSpice。分析在第4.2节中，模型描述在本文的附录C中。