DRAM Voltage Study

Результаты характеристики современных устройств DRAM в рамках операции по снижению напряжения

Данные характеристики, собранные на 31 DDR3L (низковольтный) SO DIMM, изготовленные в период с 2015 по 2016 год. Вы можете найти фон и анализ данных в наших Sigmetrics'17/Pomacs'17. «Понимание операции пониженного напряжения в современных чипах DRAM: характеристика, анализ и механизмы». Версия ARXIV (формат двухколонов) также доступна здесь.

Характеристика_Results

Эта папка содержит точки данных, собранные из наших экспериментов.

DIMM_FAULTY_CACHELINES_OUT.CSV

Фракция линий кэша наблюдает, по крайней мере, один бит ошибки (т.е. Bit Flip) в каждом DIMM в широком диапазоне уровней напряжения. Анализ находится в разделе 4.1 статьи.

spatial_locality

Пространственная местность ошибок, вызванных напряжением. Анализ находится в разделе 4.3 статьи.

harement_time_profile.csv

Профиль времени удержания DDR3L SO DIMMS под разными уровнями напряжения. Анализ находится в разделе 4.6 статьи.

Spice_circuit_model

Эта папка содержит модель специй массива DRAM. Инструмент, используемый для моделирования, - это LTSPICE. Анализ находится в разделе 4.2, а описание модели находится в Приложении C статьи.