На данный момент /rel - это оригинал, а /dev имеет обновления:
Это выпуск Core RTL RTL A2O Power RTL и соответствующей реализации FPGA (с использованием ADM-PCIE-9V3 FPGA).
Смотрите информацию о проекте для деталей.
Ядро A2O было создано для оптимизации производительности однопоточных и целевых 3+ ГГц в технологии 45 нм.
Это 27 реализация FO4, с негативным трубопроводом, поддерживающим 1 или 2 потока. Он полностью поддерживает Power ISA 2.07, используя книгу III-E. Ядро было также разработано для поддержки подключаемых реализаций макросов MMU и Axu Logic. Это включает в себя устранение MMU и использование режима только ERAT для перевода/защиты.
Дизайн A2O был последующим для A2I, написанным в Verilog, и поддерживал более низкий счет потоков, чем A2I, но более высокая производительность на поток, используя выполнение вне заказа (переименование регистра, резервирование, буфер завершения) и очередь хранилища.
Внешний интерфейс A2L2 в значительной степени одинаково для двух ядер.
Сравнение дизайна в оригинальной технологии и масштабируемое до 7 нм (SMT2, фиксированная точка, без MMU):
| Фрейк | Пвер | Freq Sort | Сорт PWR | Область | Vdd | |
|---|---|---|---|---|---|---|
| 45 нм | 2,30 ГГц | 1,49 Вт | 4,90 мм 2 | 0,97 В. | ||
| 7 нм | 3,90 ГГц | 0,79 Вт | 4,17 ГГц | 0,85 Вт | 0,31 мм 2 | 1.1 В. |
| 7 нм | 3,75 ГГц | 0,63 Вт | 4,03 ГГц | 0,67 Вт | 0,31 мм 2 | 1,0 В. |
| 7 нм | 3,55 ГГц | 0,49 Вт | 3,87 ГГц | 0,52 Вт | 0,31 мм 2 | 0,9 В. |
| 7 нм | 3,07 ГГц | 0,32 Вт | 3,60 ГГц | 0,38 Вт | 0,31 мм 2 | 0,8 В. |
| 7 нм | 2,40 ГГц | 0,20 Вт | 3,00 ГГц | 0,25 Вт | 0,31 мм 2 | 0,7 В. |
Эти оценки основаны на конструкции полукуста в репрезентативных фондах (IBM 45NM/Samsung 7NM).
Ядро A2O соответствует Power ISA 2.07 и потребуется обновления, чтобы соответствовать версии 3.0C или 3.1. Power ISA 3.0C и 3.1 - это две версии Power ISA, внесенные в Фонд OpenPower Foundation от IBM. Изменения будут включать в себя:
A2O не был выпущен как продукт; Документация была получена из A2I, но гораздо менее полна, чем версия A2I. Документация была отредактирована и обновлена, где это возможно, но, несомненно, остаются ошибки по сравнению с RTL (особенно вероятно, в SPRS-специфических для реализации).
Пожалуйста, используйте «проблемы», чтобы сообщить об ошибках.
Существует проблема, которая обходит путем установки lsucr0.dfwd = 1 и ограничивая размер очереди магазина (в настоящее время в 4). Несмотря на то, что он, по -видимому, напрямую связан с переадресацией (L1 DC HIT возвращает 0 вместо данных), размер очереди магазина также должен был быть ограничен.
Не отлаживается в это время; может быть связано с: