a2o

A2O

Status saat ini

• Untuk saat ini, /REL adalah yang asli dan /dev memiliki pembaruan:

  • Kompilasi dengan verilator, iverilog, yosys
  • menjalankan versi sederhana dari kernel/bios/tes acak dengan cocotb (antarmuka A2L2 yang diimplementasikan sebagian dalam python) dan pembungkus inti verilog (A2L2 <-> antarmuka MEM/WB)
  • Pembungkus mengonversi antarmuka A2L2 ke antarmuka MEM dan WishBone
  • Verilator sekarang berjalan dengan A2O_LITEX dan LITEX SOC
  • Verilator & Litex Software Build Bekerja untuk 32BE tetapi terlihat seperti masalah dengan printf %d
  • Verilator & Litex Software Build Bekerja untuk 64LE dengan kesalahan printf yang sama

Untuk melakukan

• Lanjutkan dengan pengujian COCOTB
• Eksperimen dengan parameter untuk membuat versi yang lebih kecil untuk Openlane

Rilis asli

Proyek

Ini adalah rilis RTL inti prosesor daya A2O dan implementasi FPGA terkait (menggunakan FPGA ADM-PCIE-9V3).

Lihat info proyek untuk detailnya.

Intinya

Inti A2O dibuat untuk mengoptimalkan kinerja utas tunggal, dan menargetkan 3+ GHz dalam teknologi 45NM.

Ini adalah implementasi 27 FO4, dengan pipa yang tidak sesuai pesanan mendukung 1 atau 2 utas. Ini sepenuhnya mendukung Power ISA 2.07 menggunakan Buku III-E. Inti juga dirancang untuk mendukung implementasi MMU dan Macro logika AXU yang dapat dicolokkan. Ini termasuk penghapusan MMU dan menggunakan mode khusus Erat untuk terjemahan/perlindungan.

Sejarah

Desain A2O adalah tindak lanjut ke A2I, ditulis dalam Verilog, dan mendukung jumlah utas yang lebih rendah dari A2I, tetapi kinerja yang lebih tinggi per utas, menggunakan eksekusi out-of-order (daftar penggantian nama, stasiun reservasi, buffer penyelesaian) dan antrian toko.

Antarmuka eksternal A2L2 sebagian besar sama untuk kedua inti.

Catatan Implementasi FPGA

1. Ada banyak kenop yang tersedia untuk parameter generasi. Sangat sedikit eksperimen yang dilakukan untuk menguji apakah mereka bekerja, atau efeknya pada area, dll.
2. Hanya generasi utamanya yang telah dilakukan sejauh ini. FPGA yang digunakan memiliki pemanfaatan yang sangat tinggi dengan satu utas.
3. A2i menggunakan CLK_1X dan CLK_2X (untuk beberapa array khusus), tetapi A2O juga menggunakan CLK_4X. Ini (dan mungkin seiring dengan kemacetan area) menyebabkan mengubah CLK_1X menjadi 50MHz untuk mengurangi tekanan waktu (keduanya pengaturan dan penahan kehilangan).

Penskalaan teknologi

Perbandingan desain dalam teknologi asli dan diskalakan ke 7nm (SMT2, titik tetap, tidak ada MMU):

	Freq	Pwr	Freq sort	Sort PWR	Daerah	VDD
45nm	2.30 GHz	1.49 w			4,90 mm 2	0.97 v
7nm	3,90 GHz	0.79 w	4.17 GHz	0.85 w	0,31 mm 2	1.1 v
7nm	3,75 GHz	0,63 w	4.03 GHz	0.67 w	0,31 mm 2	1.0 v
7nm	3,55 GHz	0.49 w	3,87 GHz	0,52 w	0,31 mm 2	0.9 v
7nm	3.07 GHz	0.32 w	3,60 GHz	0.38 w	0,31 mm 2	0.8 V.
7nm	2.40 GHz	0,20 w	3,00 GHz	0,25 w	0,31 mm 2	0.7 v

Perkiraan ini didasarkan pada desain semikustom dalam proses pengecoran yang representatif (IBM 45NM/Samsung 7nm).

Kepatuhan

Inti A2O sesuai untuk memberi daya ISA 2.07 dan akan membutuhkan pembaruan agar sesuai dengan versi 3.0C atau 3.1. Power ISA 3.0C dan 3.1 adalah dua versi Power ISA yang berkontribusi pada OpenPower Foundation oleh IBM. Perubahan akan mencakup:

• terjemahan radix
• pembaruan OP, untuk menghilangkan yang tidak patuh dan menambahkan yang hilang yang diperlukan untuk tingkat kepatuhan yang diberikan
• Berbagai 'mode' dan perubahan lainnya untuk memenuhi tingkat kepatuhan yang ditargetkan spesifikasi terbuka (III-E perlu diubah menjadi III)

Aneka ragam

1. A2O tidak dirilis sebagai produk; Dokumentasi berasal dari A2I tetapi jauh lebih tidak lengkap daripada versi A2I. Dokumentasi telah diedit dan diperbarui jika memungkinkan, tetapi tidak diragukan lagi, masih ada kesalahan vis vis RTL (terutama kemungkinan dalam SPR khusus implementasi).

   Harap gunakan 'masalah' untuk melaporkan kesalahan.

Errata

1. Ada masalah yang dielakkan dengan mengatur lsucr0.dfwd = 1, dan membatasi ukuran antrian toko (saat ini pada 4). Sementara itu tampaknya terkait langsung dengan penerusan (L1 DC Hit Returns 0 bukan data), ukuran antrian toko juga harus dibatasi.

   Tidak debug saat ini; bisa terkait dengan:

   1. Parm Generasi Buruk
   2. Edit Buruk untuk Pembaruan Sumber Terkait Kompilasi Untuk Vivado
   3. ???