a2i
1.0.0
Выпуск A2I Power Rocecpor Core RTL и соответствующей реализации FPGA (используемый ADM-PCIE-9V3 FPGA)
Смотрите информацию о проекте для деталей.
Ядро A2I было создано в виде высокочастотной четырехпользованной конструкции, оптимизированной для пропускной способности и предназначенной для 3+ ГГц в технологии 45 нм.
Это 27 реализация FO4, с трубопроводом в порядке, поддерживающем 1-4 потока. Он полностью поддерживает Power ISA 2.06, используя книгу III-E. Ядро было также разработано для поддержки подключаемых реализаций макросов MMU и Axu Logic. Это включает в себя устранение MMU и использование режима только ERAT для перевода/защиты.
Платформа A2I была разработана в соответствии с дизайнами IBM Game Core. Он был разработан, чтобы сбалансировать производительность и мощность и обеспечить высокую пропускную способность. Он поддерживал реализации CHIP, SIM и FPGA с помощью настраиваемой библиотеки защелки/массива.
A2I был разработан в качестве «Программного процессора скорости» для высокопроизводительной конструкции SOC с высокой пропускной способностью (Poweren). Этот чип включал четыре L2 с четырьмя A2I на L2, подключенные через меж соединение, называемое PBU. Единицы вне ядра включали несколько ускорителей, прикрепленных к PBU. Внешние интерфейсы включали DDR3, PCI Gen2 и Ethernet. Чип был построен и выполнен при ~ 2,3 ГГц (ядро было забронировано для сбережений питания), но не был выпущен.
Затем ядро A2I было выбрано в качестве процессора общего назначения для BlueGene/Q, преемника суперкомпьютеров BlueGene/L и BlueGene/P. В этом дизайне восемнадцать ядер A2I были включены в один чип, а также кеш и контроллеры памяти, а также внутренние сетевые компоненты. Дизайн работал на уровне 1,6 ГГц, для достижения целей в области власти/производительности, и включал в себя специальный AXU специального назначения (FPU с высокой пропускной способностью). Многочисленные инсталляции BlueGene/Q были ранжированы в топ -10 списка TOP500 в течение многих лет (#1,#3,#7,#8 в 2012 году), а три по -прежнему ранжированы в TOP500 по состоянию на июнь 2020 года.
Для этого ядра может быть использование, где необходим полный набор функций, и его ограничения могут преодолеть предполагаемую среду. В частности, производительность однопользовательской реализации ограничена внедрением в порядке, что требует набора приложений с хорошим поведением, чтобы обеспечить эффективное использование трубопровода для покрытия зависимостей трубопровода, неправильного представления филиала и т. Д.
Конструкция интерфейса A2L2 (Core-L2/Nest) проста и предлагает несколько настраиваемых параметров для взаимодействия данных. Существует также некоторая конфигурируемость для обработки определенных функций, специфичных для мощности (Core против L2).
Возможность добавить акс, который тесно связан с ядром, позволяет многим возможностям для специальных конструкций, таких как открытый распределенный аппаратная/программная система программного обеспечения, интегрирующая потоковую шифрование, блокчейн, семантический запрос и т. Д.
Сравнение дизайна в оригинальной технологии и масштабируется до 7 нм (фиксированная точка, без MMU):
| Фрейк | Пвер | Freq Sort | Сорт PWR | Область | Vdd | |
|---|---|---|---|---|---|---|
| 45 нм | 2,30 ГГц | 0,88 Вт | 2,90 мм 2 | 0,97 В. | ||
| 7 нм | 3,90 ГГц | 0,44 Вт | 4,17 ГГц | 0,47 Вт | 0,17 мм 2 | 1.1 В. |
| 7 нм | 3,75 ГГц | 0,35 Вт | 4,03 ГГц | 0,37 Вт | 0,17 мм 2 | 1,0 В. |
| 7 нм | 3,55 ГГц | 0,27 Вт | 3,87 ГГц | 0,29 Вт | 0,17 мм 2 | 0,9 В. |
| 7 нм | 3,07 ГГц | 0,18 Вт | 3,60 ГГц | 0,21 Вт | 0,17 мм 2 | 0,8 В. |
| 7 нм | 2,40 ГГц | 0,08 Вт | 3,00 ГГц | 0,14 Вт | 0,17 мм 2 | 0,7 В. |
Эти оценки основаны на конструкции полукуста в репрезентативных фондах (IBM 45NM/Samsung 7NM).
Ядро A2I соответствует Power ISA 2.06 и потребуется обновления, чтобы соответствовать версии 3.0C или 3.1. Power ISA 3.0C и 3.1 - это две версии Power ISA, внесенные в Фонд OpenPower Foundation от IBM. Изменения будут включать в себя:
