a2i
1.0.0
إصدار A2I Power Processor Core RTL وتنفيذ FPGA المرتبط (المستخدم ADM-PCIE-9V3 FPGA)
انظر معلومات المشروع للحصول على التفاصيل.
تم إنشاء Core A2I كتصميم عالي التردد أربعة تراكم ، وتم تحسينه للإنتاجية واستهدافها لتكنولوجيا 3+ جيجاهرتز في 45 نانومتر.
إنه تطبيق 27 FO4 ، مع خط أنابيب في الطلب يدعم 1-4 مؤشرات الترابط. إنه يدعم بالكامل Power ISA 2.06 باستخدام الكتاب الثالث E. تم تصميم Core أيضًا لدعم التطبيقات القابلة للتجانس من وحدات الماكرو المنطقية MMU و AXU. ويشمل ذلك القضاء على MMU واستخدام وضع ERAT فقط للترجمة/الحماية.
تم تطوير منصة A2I بعد تصميمات لعبة IBM. تم تصميمه لتحقيق التوازن بين الأداء والقوة وتوفير إنتاجية عالية البث. دعمت تطبيقات الرقاقة ، SIM ، و FPGA من خلال استخدام مكتبة مزلاج/صفيف قابلة للتكوين.
تم تطوير A2i كـ "معالج سرعة السلك" لتصميم SOC عالي الإنتاجية (Poweren) SOC. تضمنت هذه الشريحة أربعة L2 مع أربعة A2i لكل L2 ، متصلة من خلال ربط يسمى PBUS. وشملت الوحدات خارج القلب مسرعات متعددة متصلة بـ PBUS. وشملت الواجهات الخارجية DDR3 و PCI Gen2 و Ethernet. تم بناء الشريحة وأداءها عند 2.3 جيجا هرتز (الأساسي تم اختناقه من أجل توفير الطاقة) ، لكن لم يتم إصداره.
ثم تم اختيار Core A2I كمعالج للأغراض العامة لـ Bluegene/Q ، وخلف أجهزة الكمبيوتر من الحواسيب الفائقة Bluegene/L و Bluegene/P. في هذا التصميم ، تم تضمين ثمانية عشر نوى A2I على شريحة واحدة ، جنبا إلى جنب مع وحدات التحكم في ذاكرة التخزين المؤقت والذاكرة ، ومكونات الشبكات الداخلية. ركض التصميم عند 1.6 جيجا هرتز ، لتحقيق أهداف السلطة/الأداء ، وشمل AXU للأغراض الخاصة (عالي النطاق FPU). تم تصنيف العديد من عمليات تثبيتات Bluegene/Q في قائمة أفضل 10 من قائمة Top500 لسنوات عديدة (#1 ،#3 ،#7 ،#8 في عام 2012) ، ولا يزال ثلاثة في المرتبة الخامسة 500 اعتبارًا من يونيو 2020.
قد تكون هناك استخدامات لهذا النواة حيث تكون هناك حاجة إلى مجموعة كاملة من الميزات ، ويمكن التغلب على قيودها من خلال البيئة المقصودة. على وجه التحديد ، يقتصر الأداء المفرد على التنفيذ داخل الطلب ، مما يتطلب تطبيقًا جيدًا تم تعيينه لتمكين استخدام خط الأنابيب لتغطية تبعيات خطوط الأنابيب ، وسوء تفسير الفرع ، إلخ.
تصميم واجهة A2L2 (Core-to-L2/Nest) واضح ومباشر ، ويوفر خيارات متعددة قابلة للتكوين لتواصل البيانات. هناك أيضًا بعض القدرة على التكوين للتعامل مع بعض الميزات الخاصة بالطاقة (Core مقابل L2).
تتيح القدرة على إضافة AXU مقترنة بإحكام إلى قلب العديد من الاحتمالات للتصميمات للأغراض الخاصة ، مثل نظام الأجهزة/البرمجيات المفتوح Open Web 3.0 يدمج تشفير البث ، blockchain ، الاستعلام الدلالي ، إلخ.
مقارنة بين التصميم في التكنولوجيا الأصلية وقياسها إلى 7nm (نقطة ثابتة ، لا MMU):
| التكرار | PWR | فرز التكرار | نوع PWR | منطقة | VDD | |
|---|---|---|---|---|---|---|
| 45 نانومتر | 2.30 جيجا هرتز | 0.88 واط | 2.90 مم 2 | 0.97 v | ||
| 7nm | 3.90 جيجا هرتز | 0.44 واط | 4.17 جيجا هرتز | 0.47 واط | 0.17 مم 2 | 1.1 v |
| 7nm | 3.75 جيجا هرتز | 0.35 واط | 4.03 جيجا هرتز | 0.37 واط | 0.17 مم 2 | 1.0 v |
| 7nm | 3.55 جيجا هرتز | 0.27 واط | 3.87 جيجا هرتز | 0.29 واط | 0.17 مم 2 | 0.9 v |
| 7nm | 3.07 جيجا هرتز | 0.18 واط | 3.60 جيجا هرتز | 0.21 ث | 0.17 مم 2 | 0.8 v |
| 7nm | 2.40 جيجا هرتز | 0.08 ث | 3.00 جيجا هرتز | 0.14 واط | 0.17 مم 2 | 0.7 v |
تستند هذه التقديرات إلى تصميم شبه مستمع في عمليات مسبك تمثيلية (IBM 45NM/Samsung 7NM).
إن Core A2I متوافق لسلطة ISA 2.06 وسيحتاج إلى تحديثات لتكون متوافقة مع الإصدار 3.0C أو 3.1. Power ISA 3.0C و 3.1 هما نسختان Power ISA الذي ساهم في OpenPower Foundation بواسطة IBM. ستشمل التغييرات:
