a2i
1.0.0
Libération de la Core RTL du processeur de puissance A2I et de la mise en œuvre FPGA associée (FPGA ADM-PCIE-9V3 utilisé)
Voir les informations du projet pour plus de détails.
Le noyau A2I a été créé comme une conception à quatre thread à haute fréquence, optimisé pour le débit et ciblé pour 3+ GHz dans la technologie 45 nm.
Il s'agit d'une implémentation 27 FO4, avec un pipeline dans l'ordre prenant en charge 1 à 4 threads. Il prend en charge Power ISA 2.06 en utilisant le livre III-E. Le noyau a également été conçu pour prendre en charge les implémentations enfichables des macros logiques MMU et AXU. Cela comprend l'élimination du MMU et l'utilisation du mode Erat uniquement pour la traduction / la protection.
La plate-forme A2I a été développée à la suite de conceptions de base de jeu d'IBM. Il a été conçu pour équilibrer les performances et la puissance et fournir un débit de streaming élevé. Il a pris en charge les implémentations Chip, SIM et FPGA via l'utilisation d'une bibliothèque verrouille / array configurable.
A2I a été développé comme le «processeur à vitesse filaire» pour une conception SOC à haut débit de bord de réseau (Poweren). Cette puce comprenait quatre L2 avec quatre A2i par L2, connectés via une interconnexion appelée PBU. Les unités à l'extérieur du noyau comprenaient plusieurs accélérateurs attachés aux PBU. Les interfaces externes comprenaient DDR3, PCI Gen2 et Ethernet. La puce a été construite et effectuée à ~ 2,3 GHz (le noyau a été étranglé pour les économies d'énergie), mais n'a pas été libéré.
Le noyau A2I a ensuite été sélectionné comme processeur à usage général pour BlueGene / Q, le successeur des superordinateurs BlueGene / L et BlueGene / P. Dans cette conception, dix-huit noyaux A2I ont été inclus sur une puce, ainsi que des contrôleurs de cache et de mémoire et des composants de réseautage internes. La conception s'est déroulée à 1,6 GHz pour atteindre les objectifs de puissance / performance et comprenait un axu à usage spécial (FPU à large bande passante). Plusieurs installations BlueGene / Q sont classées dans le top 10 de la liste Top500 depuis de nombreuses années (# 1, # 3, # 7, # 8 en 2012), et trois sont toujours classés dans le Top500 en juin 2020.
Il peut y avoir des utilisations pour ce noyau où un ensemble de fonctionnalités complet est nécessaire, et ses limites peuvent être surmontées par l'environnement prévu. Plus précisément, les performances à fil unique sont limitées par la mise en œuvre dans l'ordre, nécessitant un ensemble d'applications bien élevé pour permettre une utilisation efficace du pipeline pour couvrir les dépendances du pipeline, les erreurs de prédiction des succursales, etc.
La conception de l'interface A2L2 (noyau-l2 / nid) est simple et offre plusieurs options configurables pour l'interfaçage de données. Il existe également une certaine configurabilité pour gérer certaines fonctionnalités spécifiques à la puissance (Core vs L2).
La possibilité d'ajouter un axu qui est étroitement couplé au noyau permet de nombreuses possibilités de conceptions à usage spécial, comme un système de matériel / logiciel Web distribué ouvert ouverte, intégrant le chiffrement en streaming, la blockchain, la requête sémantique, etc.
Une comparaison de la conception dans la technologie originale et mise à l'échelle à 7 nm (point fixe, pas de MMU):
| Freq | PWR | Tri freq | Tri PWR | Zone | VDD | |
|---|---|---|---|---|---|---|
| 45 nm | 2,30 GHz | 0,88 W | 2,90 mm 2 | 0,97 V | ||
| 7nm | 3,90 GHz | 0,44 W | 4.17 GHz | 0,47 W | 0,17 mm 2 | 1,1 V |
| 7nm | 3,75 GHz | 0,35 W | 4,03 GHz | 0,37 W | 0,17 mm 2 | 1,0 V |
| 7nm | 3,55 GHz | 0,27 W | 3,87 GHz | 0,29 W | 0,17 mm 2 | 0,9 V |
| 7nm | 3,07 GHz | 0,18 W | 3,60 GHz | 0,21 W | 0,17 mm 2 | 0,8 V |
| 7nm | 2,40 GHz | 0,08 W | 3,00 GHz | 0,14 W | 0,17 mm 2 | 0,7 V |
Ces estimations sont basées sur une conception semi-personnalisée dans les processus de fonderie représentatifs (IBM 45NM / SAMSUNG 7NM).
Le noyau A2I est conforme à Power ISA 2.06 et aura besoin de mises à jour pour être conformes à la version 3.0c ou 3.1. Power ISA 3.0c et 3.1 sont les deux versions Power Isa contribuées à OpenPower Foundation par IBM. Les modifications comprendront:
