a2i
1.0.0
Liberação do Core RTL do processador de energia A2I e da implementação do FPGA associado (ADM-PCIE-9V3 FPGA usado)
Veja as informações do projeto para obter detalhes.
O núcleo A2I foi criado como um design de quatro threads de alta frequência, otimizado para taxa de transferência e direcionado para mais de 3 GHz na tecnologia de 45nm.
É uma implementação de 27 FO4, com um pipeline em ordem que suporta 1-4 threads. Ele suporta totalmente o Power ISA 2.06 usando o livro III-E. O núcleo também foi projetado para suportar implementações flashes das macros lógicas MMU e AXU. Isso inclui a eliminação do MMU e o uso do modo somente ERAT para tradução/proteção.
A plataforma A2I foi desenvolvida após os designs principais do Game da IBM. Ele foi projetado para equilibrar o desempenho e a energia e fornecer alta taxa de transferência de streaming. Ele suportou implementações de chip, SIM e FPGA através do uso de uma biblioteca de trava/array configurável.
O A2I foi desenvolvido como o "processador de velocidade de arame" para um design de SoC de alto rendimento de borda de rede (Poweren). Este chip incluiu quatro L2's com quatro A2i por L2, conectados através de uma interconexão chamada PBUS. As unidades fora do núcleo incluíram vários aceleradores anexados ao PBUS. As interfaces externas incluíram DDR3, PCI Gen2 e Ethernet. O chip foi construído e realizado a ~ 2,3 GHz (o núcleo foi elaborado para economia de energia), mas não foi lançado.
O núcleo A2I foi então selecionado como o processador de uso geral para o bluegene/q, o sucessor de supercomputadores Bluegene/L e Bluegene/P. Nesse design, dezoito núcleos de A2I foram incluídos em um chip, juntamente com controladores de cache e memória e componentes internos de rede. O design funcionou em 1,6 GHz, para atingir as metas de potência/desempenho e incluiu um AXU de uso especial (FPU de alta largura de banda). Múltiplas instalações Bluegene/Q foram classificadas na lista dos 10 melhores da lista de 500 por muitos anos (#1,#3,#7,#8 em 2012), e três ainda estão classificados no Top500 em junho de 2020.
Pode haver usos para esse núcleo em que é necessário um conjunto completo de recursos e suas limitações podem ser superadas pelo ambiente pretendido. Especificamente, o desempenho de thread único é limitado pela implementação em ordem, exigindo um conjunto de aplicativos bem-comportados para permitir o uso eficiente do oleoduto para cobrir dependências de pipeline, mis de ramificação etc.
O design da interface A2L2 (núcleo para L2/ninho) é direto e oferece várias opções configuráveis para interface de dados. Há também alguma configuração para lidar com certos recursos específicos de potência (núcleo vs. L2).
A capacidade de adicionar um AXU que é acoplado fortemente ao núcleo permite muitas possibilidades de designs de fins especiais, como um sistema de hardware/software Web 3.0 distribuído aberto que integra criptografia de streaming, blockchain, consulta semântica, etc.
Uma comparação do design na tecnologia original e dimensionada para 7nm (ponto fixo, sem MMU):
| Freq | Pwr | Freq | PWR Classificação | Área | Vdd | |
|---|---|---|---|---|---|---|
| 45nm | 2,30 GHz | 0,88 w | 2,90 mm 2 | 0,97 v | ||
| 7nm | 3,90 GHz | 0,44 w | 4.17 GHz | 0,47 w | 0,17 mm 2 | 1.1 v |
| 7nm | 3,75 GHz | 0,35 w | 4.03 GHz | 0,37 w | 0,17 mm 2 | 1,0 v |
| 7nm | 3,55 GHz | 0,27 w | 3,87 GHz | 0,29 w | 0,17 mm 2 | 0,9 v |
| 7nm | 3,07 GHz | 0,18 w | 3,60 GHz | 0,21 w | 0,17 mm 2 | 0,8 v |
| 7nm | 2,40 GHz | 0,08 w | 3,00 GHz | 0,14 w | 0,17 mm 2 | 0,7 v |
Essas estimativas são baseadas em um projeto semicustom em processos representativos de fundição (IBM 45NM/Samsung 7NM).
O núcleo A2I é compatível com o Power ISA 2.06 e precisará de atualizações para estar em conformidade com a versão 3.0c ou 3.1. O Power ISA 3.0C e 3.1 são as duas versões de Power ISA contribuíram para a OpenPower Foundation pela IBM. As mudanças incluirão:
