3ph_pll

สามเฟส (3-ph) dsogi เฟสล็อคลูป (PLL)

การพึ่งพาอาศัยกัน

แผนงาน

• ล็อคมุม
• การตรวจจับการแลกเปลี่ยนเฟส
• การตรวจจับความผิดพลาดเฟสเรียลไทม์
• รหัสที่สร้างขึ้น
• รหัสทดสอบบน STM32F7 (รหัสบน STM32.ZIP)
• การไม่ใช้อัลกอริทึมของ Volder แทนการใช้การประมาณที่จำเป็นในการสุ่มตัวอย่าง 10kHz

การสาธิต

กรณีที่แย่กว่านั้นเมื่อเฟสของเฟสแรงดันไฟฟ้าเป็นเรเดียน PI ของออฟเซ็ตที่เริ่มต้นดังนั้นจึงมีข้อผิดพลาดสูงสุด

อินพุต 65Hz

อินพุต 55Hz

อินพุต 45Hz

ผู้เขียน

• Angel Rodriguez [[email protected]]

กิตติกรรมประกาศ

• [1] Pinto J, Carvalho A, Rocha A, Araújo A. การเปรียบเทียบ PLL ที่ใช้ DSOGI สำหรับการประมาณเฟสในกริดที่อ่อนแอสามเฟส ไฟฟ้า. 2021; 2 (3): 244-270