3ph_pll

Tiga fase (3-ph) DSogi Fase Lock Loop (PLL)

Dependensi

Peta jalan

• Kunci sudut
• Deteksi swap fase
• Deteksi kesalahan fase realtime
• Kode yang dihasilkan
• Kode yang diuji pada STM32F7 (kode pada STM32.ZIP)
• Tidak menggunakan algoritma volder sebagai gantinya menggunakan perkiraan yang membalas pengambilan sampel 10kHz

Demo

Kasus yang lebih buruk, ketika fase fase tegangan adalah pi radian offset pada awalnya, sehingga memiliki kesalahan maksimum.

Input 65Hz

Input 55Hz

Input 45Hz

Penulis

• Angel Rodriguez [[email protected]]

Ucapan Terima Kasih

• [1] Pinto J, Carvalho A, Rocha A, Araújo A. Perbandingan PLL berbasis DSOGI untuk estimasi fase dalam kisi-kisi lemah tiga fase. Listrik. 2021; 2 (3): 244-270.