3ph_pll

3 상 (3ph) DSOGI 상 잠금 루프 (PLL)

의존성

로드맵

• 각도 잠금
• 위상 스왑 감지
• 실시간 위상 결함 감지
• 생성 된 코드
• STM32F7에서 테스트 된 코드 (STM32.ZIP의 코드)
• 10kHz의 샘플링을 요구하는 근사치를 사용하여 Volder의 알고리즘을 사용하지 않음

데모

더 나쁜 경우, 전압 위상의 위상이 시작시 오프셋의 Pi 라디안 인 경우 최대 오차가 발생합니다.

65Hz 입력

55Hz 입력

45Hz 입력

저자

• Angel Rodriguez [[email protected]]

감사의 말

• [1] Pinto J, Carvalho A, Rocha A, Araújo A. 3 상 약한 그리드에서 위상 추정을위한 DSOGI 기반 PLL의 비교. 전기. 2021; 2 (3) : 244-270.