3ph_pll

Bucle de fase DSOGI trifásico (3 ph) (PLL)

Dependencias

Hoja de ruta

• Bloqueo de ángulo
• Detección de swap de fase
• Detección de fallas de fase en tiempo real
• Código generado
• Código probado en STM32F7 (código en stm32.zip)
• No utilizar el algoritmo de Volder en su lugar utilizando aproximaciones que requerían una muestra de 10 kHz

Manifestación

Peor caso, cuando la fase de la fase de voltaje es PI radianes de desplazamiento al principio, con el máximo error.

Entrada de 65Hz

Entrada de 55Hz

Entrada de 45Hz

Autores

• Angel Rodriguez [[email protected]]

Expresiones de gratitud

• [1] Pinto J, Carvalho A, Rocha A, Araújo A. Comparación de PLL basado en DSOGI para la estimación de fase en cuadrículas débiles trifásicas. Electricidad. 2021; 2 (3): 244-270.