3ph_pll

Boucle de verrouillage de phase Dsogi à trois phases (3-Ph) (PLL)

Dépendances

Feuille de route

• Verrouillage d'angle
• Détection d'échange de phase
• Détection de défaut de phase en temps réel
• Code généré
• Code testé sur STM32F7 (code sur STM32.zip)
• N'utilisant pas l'algorithme de Volder à la place en utilisant des approximations nécessitant un échantillon de 10 kHz

Démo

Pire cas, lorsque la phase de la phase de tension est des radians de décalage au début, ayant ainsi l'erreur maximale.

Entrée de 65 Hz

Entrée de 55 Hz

Entrée 45 Hz

Auteurs

• Angel Rodriguez [[email protected]]

Remerciements

• [1] Pinto J, Carvalho A, Rocha A, Araújo A. Comparaison de la PLL à base de dsogi pour l'estimation de la phase dans des grilles faibles en trois phases. Électricité. 2021; 2 (3): 244-270.