DMG CPU Inside

DMG-CPU-Inside

repo นี้มีการซ้อนทับคำอธิบายประกอบสำหรับชิป Nintendo Game Boy DMG-CPU-B ชิปตายและแผนผังที่แยกออกมา

สิ่งนี้ทำด้วยตนเองด้วยการตรวจสอบอัตโนมัติเพียงไม่กี่ครั้งดังนั้น จึงมีความเสี่ยงสูงต่อข้อผิดพลาด ฉันไม่ต้องรับผิดชอบถ้าคุณทำให้ชีวิตของใครบางคนขึ้นอยู่กับสิ่งนี้และมันก็เพิ่มขึ้น

ทำอะไร:

• ตรรกะ APU ทั้งหมด
• ตรรกะ PPU ทั้งหมด
• ทั้งหมด I/O และตรรกะตัวจับเวลาทั้งหมด
• ตรรกะ DMA ทั้งหมด
• ตรรกะการขัดจังหวะทั้งหมด
• สิ่งต่าง ๆ ที่ใช้สำหรับการทดสอบ/การดีบัก

สิ่งที่ไม่ได้ทำ:

• CPU ทำไม: มันเป็นแกนกลางแบบสแตนด์อโลนซึ่งไม่ได้ใช้ทอพอโลยีของเซลล์มาตรฐาน ทัศนวิสัยไม่ดีพอและมันซับซ้อนเกินไปสำหรับฉันขอโทษ
• การเติมเต็มนาฬิกา ทำไม: พวกเขาไม่ส่งผลกระทบต่อการทำงาน จำเป็นเพียงเพราะเซลล์ DFF ต้องการนาฬิกาและส่วนประกอบของมันในการทำงาน
• บางส่วนอะนาล็อก ทำไม: ทัศนวิสัยไม่ดีความขี้เกียจ
• กลุ่มเซลล์บางกลุ่มที่เกี่ยวข้องกับบล็อก ROM และ RAM แบบฝัง ทำไม: พวกเขาไม่ส่งผลกระทบต่อการทำงาน

วิธีใช้

เพิ่งอ่านแผนผัง :)

หากคุณต้องการใช้ซ้อนทับ:

• รับ Inkscape
• ดาวน์โหลดภาพตายจาก Digshadow
• ปรับขนาดให้กว้าง 8000px หากคุณใช้ Inkscape 0.92.2 มิฉะนั้นอาจหยุด
• ดาวน์โหลด SVG Overlay
• เปิดการซ้อนทับใน Inkscape นำเข้ารูปภาพตาย (เลือกลิงค์ไม่ฝัง) ติดไว้ใต้เลเยอร์ซ้อนทับจัดเรียงและล็อคไว้ในสถานที่
• มีความสุข"

หมายเหตุ

ตาข่ายชื่อ FROM_CPU* และ TO_CPU เชื่อมต่อกับแกน CPU แต่ไม่ได้ระบุอย่างชัดเจน หลายคนเป็นทริกเกอร์และรับทราบสัญญาณสำหรับการขัดจังหวะ คนอื่นอาจเป็นตัวชี้วัดของรัฐเช่น Z80 /M1 หรือหยุด

ขั้วนาฬิกา DFF บางตัวต้องได้รับการตรวจสอบ

การลงทะเบียนการเปลี่ยนแปลงแบบขนานในซีรีย์ที่ใช้สำหรับลิงค์อนุกรมและการแสดงผลวิดีโอทำจากโซ่ของ DFF ที่มีความสามารถในการตั้งค่า ตรรกะการโหลดของพวกเขาต้องการเซลล์จำนวนมากและดูซับซ้อน แต่ในที่สุดมันก็เป็นสิ่งที่ค่อนข้างง่าย

แทนที่จะใช้มัลติเพล็กเซอร์รถบัสภายในจำนวนมากจะมีความสามารถในสามรัฐแทน เซลล์ "tribuffer" ใช้อย่างกว้างขวางสำหรับสิ่งนี้

ความลึกลับ

• สามารถเขียนบิต 4 และ 5 ของ FF26 (NR52) ได้
  • บิต 4 ตั้งค่า Net03 (โหมดทดสอบ APU?)
  • บิต 5 อนุญาตให้ซอฟต์แวร์ตอกบัตรของตัวจับเวลา CH1 เมื่อ Net03 สูง
• บิต 0 ของ FF23 (NR44) สามารถอ่านได้ มันเกี่ยวข้องกับ CH4 prescaler
• ที่อยู่คลื่นคลื่นปัจจุบันสามารถอ่านได้ในบิต 4 ~ 0 ของ FF1C (NR32) เมื่อ Net03 สูง
• ชิปทั้งหมดสามารถสร้างทาสสำหรับซีพียูภายนอกโดยใช้พินทดสอบ สิ่งนี้ถูกค้นพบแล้วโดย @Gekkio และอาจเป็นคนอื่น ๆ
• อาจเป็นสิ่งอื่นที่ฉันพลาดไป ...

PAQ (อาจถามคำถาม)

• ทำไม ?

เป็นที่รู้จักกันดีโดยผู้เขียน Emulator ว่า Game Boy เต็มไปด้วยนิสัยใจคอ การรู้ว่าสัญญาณเปลี่ยนสัญญาณอย่างไรและเมื่อใดสามารถช่วยให้ได้ความแม่นยำที่สมบูรณ์แบบ

• เหตุใดแผนผังจึงไม่อยู่ในรูปแบบที่แก้ไขได้?

เพราะฉันใช้ซอฟต์แวร์ CAD ที่เป็นกรรมสิทธิ์ด้วยความเร็วและฉันยังไม่ได้ทำตัวแปลงสำหรับรูปแบบ KICAD ฉันหวังว่าจะสามารถทำได้ในไม่ช้า

• เกิดอะไรขึ้นกับฉลากเซลล์?

พวกเขากำลังสุ่มชื่อที่ไม่ซ้ำกัน ตัวอักษรตัวแรกสอดคล้องกับคอลัมน์ที่พวกเขาอยู่ในซิลิคอนตาย

• เส้นเล็ก ๆ จำนวนมากไม่ได้ติดตามทำไม?

ฉันไม่ได้กังวลกับการติดตามเส้นแตกแขนงเมื่อจุดสิ้นสุดของพวกเขาใกล้พอที่จะเห็นมันบนหน้าจอ 15 "ของฉันที่ระดับซูมที่ฉันใช้พวกเขารายงานบนแผนผังแน่นอน

• เหตุใดจึงมีสำเนาของบล็อกลอจิกที่ให้ฟังก์ชั่นที่เหมือนกัน?

มันเป็นวิธีการแลกเปลี่ยนพื้นที่ตายด้วยความเร็วดูเหมือนว่าแปลก แต่มันมีประโยชน์ ค้นหา "การทำซ้ำตรรกะ"

• ฉันพบความผิดพลาดฉันจะรายงานได้อย่างไร?

จนกว่าฉันจะได้รับไฟล์ที่ส่งออกในรูปแบบ KICAD โปรดเปิดปัญหาและอธิบายว่ามีอะไรผิดปกติ (ชื่อเซลล์ชื่อสุทธิตำแหน่งบนตาย ... )

• คุณรู้ได้อย่างไรว่าเซลล์ใดทำอะไรได้บ้าง?

ฉันต้องเดา อินพุตและเอาต์พุตสามารถระบุได้ง่ายและขนาดของเซลล์ให้เบาะแสบางอย่าง เมื่อการเชื่อมต่อเกิดขึ้นบนแผนผังมันจะเห็นได้ชัดอย่างรวดเร็วเมื่อการเดาผิด ตรวจสอบสวนสัตว์เซลล์

• ใช้เวลานานแค่ไหน?

การระบุเซลล์แยกพวกมันติดตามการเชื่อมต่อและแผนผังใช้เวลา 191 ชั่วโมง

หากคุณพบว่ามันคุ้มค่าฉันยอมรับการบริจาคผ่าน PayPal: paypal.me/furrtek

ขอบคุณ Gekkio, Tanjent และ Kevin Murphy สำหรับความช่วยเหลือ