DMG CPU Inside

DMG-CPU-Inside

Dieses Repo enthält eine kommentierte Overlay für den Nintendo Game Boy DMG-CPU-B-Chip-Würfel und die extrahierte Schematik.

Dies wurde manuell mit nur wenigen automatisierten Schecks durchgeführt, sodass ein hohes Fehlerrisiko besteht . Ich bin in keiner Weise verantwortlich, wenn du das Leben eines Menschen davon abhängt und es versaut hat.

Was wird getan:

• Alle APU -Logik.
• Alle PPU -Logik.
• Alles, was I/O und Timer -Logik.
• Alle DMA -Logik.
• Alle Interrupt -Logik.
• Verschiedene Dinge, die zum Testen/Debuggen verwendet werden.

Was wird nicht getan:

• CPU. Warum: Es ist ein eigenständiger Kern, der nicht die Standardzell -Topologie verwendet. Sicht ist nicht gut genug und es ist zu komplex für mich, sorry.
• Uhr ergänzt. Warum: Sie beeinflussen keine Funktionalität. Nur erforderlich, weil die DFF -Zellen eine Uhr und ihre Ergänzung zur Arbeit benötigen.
• Einige analoge Teile. Warum: schlechte Sicht, Faulheit.
• Einige Zellgruppen im Zusammenhang mit eingebetteten ROM- und RAM -Blöcken. Warum: Sie beeinflussen keine Funktionalität.

Wie man benutzt

Lesen Sie einfach die Schemata :)

Wenn Sie das Overlay verwenden möchten:

• Holen Sie sich Inkscape
• Laden Sie das Bild von Digshadow herunter
• Gröze die Größe auf 8000px breit, wenn Sie Inkscape 0.92.2 verwenden, sonst kann es einfrieren
• Laden Sie das SVG -Overlay herunter
• Öffnen Sie das Overlay in Inkscape, importieren Sie das Bild (gewählte Link, nicht einbetten), stecken Sie es unter die Overlay -Schichten, richten Sie es aus und sperren Sie es ein.
• Viel Spaß"

Notizen

Nets FROM_CPU* und TO_CPU werden mit dem CPU -Kern verbunden, sind jedoch nicht eindeutig identifiziert. Viele von ihnen sind Auslöser und erkennen Signale für Interrupts an. Andere können Staatsindikatoren wie Z80 /M1 oder Halt sein.

Einige DFF -Uhr -Polaritäten müssen überprüft werden.

Die für die serielle Verbindung und Video-Renderung verwendeten Verschiebungsregister der Parallel-in-serial-out-Out bestehen aus Ketten von Set-Reseet-fähigen DFFs. Ihre Ladelogik erfordern viele Zellen und wirkt komplex, aber am Ende bildet sie etwas ganz Einfaches.

Anstatt Multiplexer zu verwenden, sind viele interne Busse stattdessen Tri-State-fähig. Die "Tribuffer" -Zellen werden dafür ausgiebig verwendet.

Geheimnisse

• Bit 4 und 5 von FF26 (NR52) können geschrieben werden.
  • Bit 4 setzt Net03 (APU -Testmodus?).
  • Bit 5 ermöglicht das Einschalten des CH1 -Sweep -Timers, wenn Net03 hoch ist.
• Bit 0 von FF23 (NR44) kann gelesen werden. Es bezieht sich auf den CH4 -Prescaler.
• Die aktuelle Wellen -RAM -Adresse kann in Bits 4 ~ 0 von FF1C (NR32) gelesen werden, wenn net03 hoch ist.
• Der gesamte Chip kann für eine externe CPU mit den Teststiften zu einem Sklaven hergestellt werden. Dies wurde bereits von @gekkio und vielleicht anderen entdeckt.
• Wahrscheinlich andere Dinge, die ich vermisst habe ...

PAQ (potenziell gestellte Fragen)

• Warum ?

Die Emulatorautoren sind bekannt, dass der Game Boy voller Macken ist. Wenn Sie genau wissen, wie und wann Signale sich ändern, können Sie eine perfekte Genauigkeit erreichen.

• Warum sind die Schaltpläne nicht in einem bearbeitbaren Format?

Weil ich eine proprietäre CAD -Software für Geschwindigkeit verwendet habe und den Konverter für das Kicad -Format nicht fertiggestellt habe. Ich hoffe, dass ich das bald tun kann.

• Was ist mit den Zelletiketten los?

Sie sind zufällige, eindeutige Namen. Der erste Buchstabe entspricht der Säule, in der sie sich auf dem Siliziumstempel befinden.

• Viele kleine Linien sind nicht nachverfolgt, warum?

Ich habe mich nicht darum gekümmert, Verzweigungsleitungen zu verfolgen, als ihr Endpunkt nahe genug war, um ihn auf meinem 15 -Zoll -Bildschirm auf der von mir verwendeten Zoomebene zu sehen. Sie werden natürlich auf dem Schema gemeldet.

• Warum gibt es Kopien von Logikblöcken, die identische Funktionen bieten?

Es ist eine Möglichkeit, den Raum für Geschwindigkeit zu vertiefen, es erscheint seltsam, aber es ist nützlich. Schauen Sie nach "Logik Duplikation".

• Ich habe einen Fehler gefunden, wie kann ich ihn melden?

Bis ich die Dateien im KICAD -Format exportieren lasse, öffnen Sie bitte ein Problem und beschreiben, was falsch ist (Zellname, Netzname, Position auf Die ...).

• Woher wussten Sie, welche Zellen was getan haben?

Ich musste Vermutungen erraten. Eingänge und Ausgänge sind leicht zu identifizieren und die Zellgröße ergibt einige Hinweise. Wenn Verbindungen zum Schema hergestellt werden, wird schnell klar, wenn eine Vermutung falsch ist. Schauen Sie sich den Cell Zoo an.

• Wie lange hat es gedauert?

Die Identifizierung der Zellen, die Isolierung, die Verfolgung der Verbindungen und die Schaltpläne dauerte 191 Stunden.

Wenn Sie es wert finden, akzeptiere ich Spenden über PayPal: paypal.me/furrtek

Vielen Dank an Gekkio, Tanjent und Kevin Murphy für die Hilfe.