DMG CPU Inside

DMG-CPU-INSUDE

Repo ini berisi overlay beranotasi untuk Nintendo Game Boy DMG-CPU-B chip die dan skema yang diekstraksi.

Ini dilakukan secara manual dengan hanya beberapa cek otomatis sehingga ada risiko kesalahan yang tinggi . Saya sama sekali tidak bertanggung jawab jika Anda membuat hidup seseorang bergantung pada ini dan itu kacau.

Apa yang dilakukan:

• Semua logika APU.
• Semua logika PPU.
• Semua logika I/O dan timer.
• Semua logika DMA.
• Semua logika interupsi.
• Berbagai barang yang digunakan untuk pengujian/debugging.

Apa yang belum selesai:

• CPU. Mengapa: Ini adalah inti mandiri yang tidak menggunakan topologi sel standar. Visibilitas tidak cukup baik dan terlalu rumit bagi saya, maaf.
• Clock complements. Mengapa: Mereka tidak mempengaruhi fungsionalitas. Hanya diperlukan karena sel DFF membutuhkan jam dan pelengkapnya untuk bekerja.
• Beberapa bagian analog. Mengapa: Visibilitas yang buruk, malas.
• Beberapa kelompok sel yang terkait dengan blok ROM dan RAM tertanam. Mengapa: Mereka tidak mempengaruhi fungsionalitas.

Cara menggunakan

Baca saja skema :)

Jika Anda ingin menggunakan overlay:

• Dapatkan Inkscape
• Unduh gambar die dari Digshadow
• Ubah Ukur Ukurannya ke Lebar 8000px Jika Anda menggunakan Inkscape 0.92.2, jika tidak mungkin membeku
• Unduh Overlay SVG
• Buka overlay di Inkscape, impor gambar mati (pilih tautan, bukan embed), tempelkan di bawah lapisan overlay, sejajarkan dan kunci di tempatnya
• Selamat bersenang-senang"

Catatan

Jaring bernama FROM_CPU* dan TO_CPU terhubung ke inti CPU tetapi tidak diidentifikasi dengan jelas. Banyak dari mereka memicu dan mengakui sinyal untuk interupsi. Lainnya mungkin merupakan indikator negara seperti Z80 /M1 atau HALT.

Beberapa polaritas jam DFF harus diverifikasi.

Register shift paralel-in-out yang digunakan untuk tautan serial dan rendering video terbuat dari rantai DFF yang dapat disetel set-reset. Logika pemuatan mereka membutuhkan banyak sel dan tampak kompleks, tetapi pada akhirnya membentuk sesuatu yang cukup sederhana.

Daripada menggunakan multiplexer, banyak bus internal sebaliknya mampu tri-state. Sel -sel "Tribuffer" secara luas digunakan untuk ini.

Misteri

• Bit 4 dan 5 dari FF26 (NR52) dapat ditulis.
  • Bit 4 Sets Net03 (mode uji APU?).
  • Bit 5 memungkinkan clocking perangkat lunak dari timer sapuan CH1 saat net03 tinggi.
• Bit 0 dari FF23 (NR44) dapat dibaca. Ini berkaitan dengan prescaler CH4.
• Alamat RAM gelombang saat ini dapat dibaca dalam bit 4 ~ 0 dari FF1C (NR32) ketika NET03 tinggi.
• Seluruh chip dapat dibuat menjadi budak untuk CPU eksternal dengan menggunakan pin uji. Ini sudah ditemukan oleh @gekkio dan mungkin yang lain.
• Mungkin hal -hal lain yang saya lewatkan ...

PAQ (pertanyaan yang berpotensi diajukan)

• Mengapa ?

Dikenal oleh penulis emulator bahwa Game Boy penuh dengan keanehan. Mengetahui persis bagaimana dan kapan sinyal berubah dapat membantu mencapai akurasi yang sempurna.

• Mengapa skema tidak dalam format yang dapat diedit?

Karena saya menggunakan perangkat lunak CAD berpemilik untuk kecepatan dan saya tidak selesai membuat konverter untuk format KICAD. Saya berharap dapat segera melakukannya.

• Ada apa dengan label sel?

Mereka nama acak dan unik. Huruf pertama sesuai dengan kolom yang mereka ikuti di silikon mati.

• Banyak garis kecil yang tidak dilacak, mengapa?

Saya tidak repot -repot melacak garis percabangan ketika titik akhir mereka cukup dekat untuk melihatnya di layar 15 "saya di tingkat zoom yang saya gunakan. Mereka dilaporkan pada skema, tentu saja.

• Mengapa ada salinan blok logika yang menyediakan fungsi yang identik?

Ini adalah cara untuk menukar ruang mati dengan kecepatan, sepertinya aneh tapi berguna. Cari "Duplikasi Logika".

• Saya menemukan kesalahan, bagaimana saya bisa melaporkannya?

Sampai saya mendapatkan file yang diekspor dalam format KICAD, buka masalah dan jelaskan apa yang salah (nama sel, nama bersih, posisi di die, ...).

• Bagaimana Anda tahu sel mana yang melakukan apa?

Saya harus menebak. Input dan output mudah diidentifikasi dan ukuran sel memberikan beberapa petunjuk. Ketika koneksi dibuat pada skema, menjadi cepat jelas ketika tebakan salah. Lihatlah kebun binatang sel.

• Berapa lama waktu yang dibutuhkan?

Mengidentifikasi sel -sel, mengisolasi mereka, menelusuri koneksi dan skema membutuhkan waktu 191 jam.

Jika Anda merasa layak, saya menerima sumbangan melalui paypal: paypal.me/furrtek

Terima kasih kepada Gekkio, Tanjent dan Kevin Murphy atas bantuannya.