DMG CPU Inside

DMG-CPU-Inside

Este repositorio contiene una superposición anotada para el dado de chips DMG-CPU-B de Nintendo Game Boy y los esquemas extraídos.

Esto se realizó manualmente con solo unas pocas verificaciones automatizadas, por lo que existe un alto riesgo de error . De ninguna manera soy responsable si hiciste que la vida de alguien dependiera de esto y se jodió.

Lo que se hace:

• Toda la lógica de APU.
• Toda la lógica de PPU.
• Todas las E/S y la lógica del temporizador.
• Toda la lógica de DMA.
• Todo interrumpir la lógica.
• Varias cosas utilizadas para probar/depurar.

Lo que no se hace:

• UPC. Por qué: es un núcleo independiente que no utiliza la topología de celda estándar. La visibilidad no es lo suficientemente buena y es demasiado compleja para mí, lo siento.
• Complementos de reloj. Por qué: no afectan la funcionalidad. Solo se requiere porque las células DFF necesitan un reloj y su complemento para funcionar.
• Algunas partes analógicas. Por qué: pobre visibilidad, pereza.
• Algunos grupos celulares relacionados con bloques de ROM y RAM integrados. Por qué: no afectan la funcionalidad.

Cómo usar

Solo lee los esquemas :)

Si quieres usar la superposición:

• Obtener un taller
• Descargue la imagen de die de Digshadow
• Cambiarlo a 8000px de ancho si está usando Inkscape 0.92.2, de lo contrario puede congelarse
• Descargue la superposición de SVG
• Abra la superposición en Inkscape, importe la imagen de die (elija el enlace, no la incrustación), pégala debajo de las capas de superposición, alínela y bloquea en su lugar
• Divertirse"

Notas

Las redes nombradas FROM_CPU* y TO_CPU están conectadas al núcleo de la CPU pero no están claramente identificados. Muchos de ellos son desencadenantes y reconocen señales por interrupciones. Otros pueden ser indicadores de estado como el Z80 /M1 o la detención.

Algunas polaridades de reloj DFF tienen que ser verificadas.

Los registros de cambio paralelo en serie utilizados para el enlace en serie y la representación de video están hechas de cadenas de DFF con capacidad de conjunto. Su lógica de carga requiere muchas celdas y parece compleja, pero al final forma algo bastante simple.

En lugar de usar multiplexores, muchos autobuses internos son capaces de Tri-State. Las células "Tribuffer" se usan ampliamente para esto.

Misterios

• Se puede escribir bit 4 y 5 de FF26 (NR52).
  • Bit 4 conjuntos Net03 (¿Modo de prueba APU?).
  • Bit 5 permite el software del temporizador de barrido CH1 cuando Net03 es alto.
• Se puede leer el bit 0 de FF23 (NR44). Se relaciona con el prescalor CH4.
• La dirección de RAM de onda actual se puede leer en bits 4 ~ 0 de FF1C (NR32) cuando NET03 es alto.
• Todo el chip puede ser esclavo para una CPU externa utilizando los pines de prueba. Esto ya fue descubierto por @Gekkio y tal vez otros.
• Probablemente otras cosas que extrañé ...

PAQ (preguntas potencialmente hechas)

• Por qué ?

Es bien conocido por los autores del emulador que el Game Boy está lleno de peculiaridades. Saber exactamente cómo y cuándo cambian las señales puede ayudar a alcanzar una precisión perfecta.

• ¿Por qué los esquemas no están en un formato editable?

Porque utilicé un software CAD patentado para la velocidad y no terminé de hacer el convertidor para el formato KiCAD. Espero poder hacerlo pronto.

• ¿Qué pasa con las etiquetas celulares?

Son nombres aleatorios y únicos. La primera letra corresponde a la columna en la que se encuentran en el dado de silicio.

• Muchas líneas pequeñas no se rastrean, ¿por qué?

No me molesté en trazar líneas de ramificación cuando su punto final estaba lo suficientemente cerca como para verlo en mi pantalla de 15 "en el nivel de zoom que usé. Se informan sobre el esquema, por supuesto.

• ¿Por qué hay copias de bloques lógicos que proporcionan funciones idénticas?

Es una forma de intercambiar espacio para la velocidad, parece extraño, pero es útil. Busque "Duplicación lógica".

• Encontré un error, ¿cómo puedo informarlo?

Hasta que obtenga los archivos exportados en formato KiCAD, abra un problema y describa lo que está mal (nombre de celda, nombre de la red, posición en el dado, ...).

• ¿Cómo supiste qué células hicieron qué?

Tuve que tomar conjeturas. Las entradas y salidas se identifican fácilmente y el tamaño de la celda proporciona algunas pistas. Cuando las conexiones se realizan en el esquema, se vuelve rápidamente obvio cuando una suposición es incorrecta. Mira el zoológico de la celda.

• ¿Cuánto tiempo tardó?

Identificar las células, aislarlas, trazar las conexiones y los esquemas tomó 191 horas.

Si encuentra que vale la pena, acepto donaciones a través de PayPal: PayPal.Me/Furrtek

Gracias a Gekkio, Tanjent y Kevin Murphy por la ayuda.