1st CLaaS

第一個CLAAS框架

克拉斯：自定義邏輯作為服務

- 釋放雲計算的第三波！

• 波1：CPU
• 波2：GPU
• 波3：FPGA

在數據中心提供的具有FPGA（現場促進門陣列）具有新的和令人興奮的計算模型的巨大潛力。但是，要使這個新興的生態系統蓬勃發展，我們需要基礎架構來為這些平台開發自定義硬件加速器，並將它們與Web應用程序和雲基礎架構集成在一起。第一個CLAAS框架將雲FPGA帶入了開源社區，初創企業和所有人的範圍。

文件

此讀數提供了該項目的概述。也可以使用以下文檔。讀取我之後，開始手工開始。

用於本地發展：

• 入門：啟動和運行的說明。
• 開發人員指南：您的主要開發資源。

使用Xilinx工具使用AWS F1優化和部署自定義內核。

• 開始使用F1 ：使用AWS，F1和Xilinx工具進行運行的說明。
• 優化和部署指南：用於使用Xilinx工具在AWS F1上開發。

fpga-weberver項目概述

使用第一個claas，您可以使用標準Web協議（WebSockets或REST）直接從自定義的FPGA內核流式傳輸位。在最簡單的用例中，所有軟件都是Web瀏覽器中的客戶端，並且在FPGA中實現了所有服務器邏輯和數據存儲。您的內核使用一個非常簡單的接口來流傳輸數據，並且可以在Verilog（或可編譯到Verilog的任何語言）中開發。

第1個claas是在計算限制但耐受性延遲和頻段的硬件中實現功能的理想選擇。需要更複雜的職責分區的應用程序可以將主機C ++代碼或Python Web服務器擴展到處理Web應用程序和FPGA之間的數據。

可能的應用程序域可能包括：

• 語音/圖像處理/過濾
• 生物信息學
• 模擬
• 模式匹配
• 機器學習
• ETC。

您的申請可能是：

• 包含硬件加速功能的Web應用程序
• 通過Web界面控制的硬件項目
• 定制硬件和軟件的健康組合

第1個claas使用Linux上的免費和開源工具（當前Ubuntu和CentOS）支持硬件內核開發。目前，部署針對亞馬遜的F1 FPGA實例。我們歡迎將第一塊列表擴展到其他平台和操作系統的貢獻。

項目組件

使用此框架的硬件加速應用程序包括：

• Web客戶端應用程序：Web應用程序或通過Web協議與加速服務器通信的任何其他代理。
• Web服務器：使用Tornado庫用Python編寫的Web服務器。
• 主機應用程序：用C/C ++/OPENCL編寫的主機應用程序與硬件接口。
• FPGA殼：此框架提供的FPGA邏輯，該框架構建並簡化了Xilinx提供的外殼邏輯。
• 自定義內核：特定於應用程序的FPGA邏輯。

數據是從Web客戶端應用程序中傳輸的，該應用程序（當前）為512位。 JavaScript調用發送方法，並在回調中從自定義內核接收數據。自定義內核具有一個簡單的流界接口，其中有512位輸入數據和512位總線用於輸出數據。來自JavaScript的數據傳播：

• 作為JSON（當前）通過Webocket到Web服務器，
• 作為JSON（當前）通過UNIX插座進行主機應用程序，
• 作為通過OPENCL內存緩衝區到FPGA外殼的塊，
• 作為自定義內核的流質塊，
• 回來，以類似的方式。

溝通性能不是目前的重點。非常適合此體系結構的應用程序本質上是限制的，因此優化通信通常不重要，但是可以根據需要進行優化實現。

在簡單的情況下，您僅在上圖中提供綠色組件，並且數據的所有自定義處理均由自定義內核執行。但是C ++/OpenCL主機應用程序和/或Python Web服務器可以根據需要擴展。

簡化F1

在此項目之前，將FPGA硬件加速與Web和Cloud應用程序集成為一項艱鉅的任務：

• 全棧開發人員
• 軟件工程師
• 領域專家
• IAAS專家
• 硬件設計師

通過提供Web服務器，主機應用程序代碼和內核Shell Logic來流式傳輸Web應用程序和FPGA內核之間的數據，以及自動化雲實例創建和配置，第一claas將您的工作減少到：

• 網絡開發，
• 邏輯設計

[CC BY-SA 2.0，Lumaxart，修改]

基礎設施開發的開銷從幾個月降低到幾個小時。

專門查看Amazon F1平台，F1以每次使用付費提供了功能強大的Xilinx FPGA和Xilinx開發工具，這是非常引人注目的。但是該平台是出血的優勢，需要大量的專業知識才能利用。我們在這個平台上的經驗是一個相當痛苦的（有些昂貴）的，原因是幾個：

• 隨著API和基礎設施正在發展，文檔通常會誤導。
• 外部依賴性管理不善，因此教程隨機破裂。
• Xilinx工具，Vivado和Vitis雖然強大，但很難學習和使用，緩慢而又無法使用。
• Opencl是另一個野獸，專為想要設計硬件（例如軟件）的人們而建，這顯然不是。
• 開發人員必須了解AXI協議並管理AXI控制器。
• AWS平台可能會嚇到新來者。

我們必須經歷這種痛苦，但是我們捆綁了工作，所以您不必這樣做。

為了進一步簡化開發，降低成本並避免對F1平台和Xilinx工具堆棧的任何依賴，我們支持使用Verilator開源RTL Simulator使用RTL仿真的本地機器上的開發。 AWS和Xilinx工具僅用於內核優化和部署。作為額外的獎勵，Verilator模擬比使用Xilinx“硬件仿真流”更快地運行（〜100x？！），部分原因是Verilator快速而部分，部分是因為我們僅模擬自定義內核，而不包括周圍圍繞kernel的外殼邏輯。

將問題減少到Web和RTL開發並不是我們的終點線。第一個塊是重新定義矽行業並將矽帶入大眾的更廣泛努力的一部分。擺脫RTL建模的複雜性是其中的一部分。第1塊與Redwood Eda聯合的TL-Verilog的狂熱支持者驅動。 TL-Verilog引入了急需的數字電路設計方法論，並具有更簡單，更強大的建模結構。第一塊claas絕不與TL-Verilog綁在一起。您可以使用Verilog/SystemVerilog或任何可以變成Verilog的硬件說明語言。但是TL-Verilog lnguage擴展是開箱即用的，我們強烈鼓勵您利用它們，並幫助我們推動這項創新前進。 Redwood EDA在Makerchip.com上提供了免費的在線IDE，用於TL-Verilog開發。您可以在IDE中找到培訓材料。閱讀Redwood Eda創始人史蒂夫·胡佛（Steve Hoover）的更完整的故事。

用例

在商業上，第一塊claas由吞噬器，Inc。使用，以提供流數據的動態分類。

第1個claas為fractalvalley.net提供實時分形。

地位

這個存儲庫通常是在工作，最初的開發推動正在結束。

目前，任何事物和所有內容都可能會發生變化，尤其是關於框架提供的框架以供應用程序構建的界面。因此，您應該以特定版本的框架構建，並期望如果您選擇通過從Master提取升級來進行一些調試。

主要貢獻者

• 史蒂夫·胡佛（Steve Hoover）：項目負責人/首席開發人員。
• 亞歷山德羅·科莫迪（Alessandro Comodi）：早期發展，與馬可·桑坦布喬（Marco Santambrogio）領導下的米蘭尼克（Necstlab）合作。
• Akos Hadnagy：Google在Google Summer of Code，2019年贊助的Terraform和Terraform和Verilator基礎架構。

相關技術

• 我們正在考慮與弗萊徹的統一。
• Firesim是自動化FPGA部署的更強大的框架，儘管專注於加速模擬。

好評和更多信息

• 第一克拉斯吸引了開源矽社區的注意。它已寫在許多在線出版物中：
  • Google從1,134個成功完成的Google summer of Code 2019項目中的1,134個帖子中的第一個claas視為改變遊戲規則的人，並在其Google開源博客中使用了這篇文章。
  • AB Open在Google帖子上報告。
  • Gareth Halfacree報告了El Correo Libre的第一個Claas。
• 第一個claas已在幾個會議上提出：
  • 史蒂夫·胡佛（Steve Hoover）在2019年的史蒂夫·胡佛（Steve Hoover）的邀請演講，稱為“釋放開源矽”。
  • 史蒂夫·胡佛（Steve Hoover）在VSDOPEN 2018上進行了類似的邀請演講，當時第一個庫拉斯（Claas）只是潛在的。
  • Akos Hadnagy在ORCONF 2019上的第一個Claas的演講。
• 這是史蒂夫·胡佛（Steve Hoover）的文章，介紹了第一個庫拉斯的表現。
• Akos Hadnagy's提供了2019年的Google Summer代碼摘要。

捐贈

嗯...我們還沒有考慮太多。只要說些好話，我們會很高興的。

合法的

該存儲庫中引用的所有商標都是其各自所有者的財產。