1st CLaaS

Kerangka Kerja Claas Pertama

CLAAS: Logika Kustom sebagai Layanan

- Melepaskan gelombang ke -3 dari komputasi awan!

• Gelombang 1: CPU
• Gelombang 2: GPU
• Gelombang 3: FPGA

Memiliki FPGA (array gerbang yang dapat diprogammable) tersedia di pusat data menyajikan potensi besar untuk model komputasi baru dan menarik. Tetapi, untuk ekosistem yang muncul ini untuk berkembang, kita membutuhkan infrastruktur untuk mengembangkan akselerator perangkat keras khusus untuk platform ini dan mengintegrasikannya dengan aplikasi web dan infrastruktur cloud. Kerangka kerja CLAAS pertama membawa Cloud FPGA dalam jangkauan komunitas open-source, startup, dan semua orang.

Dokumentasi

Readme ini memberikan gambaran tentang proyek. Dokumen -dokumen berikut juga tersedia. Setelah readme ini, bersiaplah dengan memulai .

Untuk pengembangan lokal:

• Memulai : Instruksi untuk bangun dan berjalan.
• Panduan Pengembang : Sumber Daya Pengembangan Utama Anda.

Untuk optimasi dan penyebaran kernel khusus Anda menggunakan AWS F1 dengan alat Xilinx.

• Memulai dengan F1 : Instruksi untuk bangun dan berjalan dengan alat AWS, F1, dan Xilinx.
• Panduan Optimasi dan Penyebaran : Untuk mengembangkan AWS F1 dengan alat Xilinx.

Tinjauan Proyek FPGA-Webserver

Dengan 1st CLAA, Anda dapat melakukan streaming bit langsung ke dan dari kernel FPGA khusus Anda menggunakan protokol web standar (websockets atau istirahat). Dalam kasus penggunaan yang paling sederhana, semua perangkat lunak adalah sisi klien di browser web, dan semua logika server dan penyimpanan data diimplementasikan dalam FPGA. Kernel Anda menggunakan antarmuka yang sangat sederhana untuk mengalirkan data, dan dapat dikembangkan di Verilog (atau bahasa apa pun yang dapat dikompilasi untuk Verilog).

1ST CLAAS sangat ideal untuk menerapkan fungsi dalam perangkat keras yang terbatas komputasi tetapi toleran terhadap latensi internet dan bandwith. Aplikasi yang membutuhkan partisi tanggung jawab yang lebih canggih dapat memperluas kode C ++ host atau server web Python untuk memproses data antara aplikasi web dan FPGA.

Kemungkinan domain aplikasi mungkin termasuk:

• Pemrosesan/pemrosesan suara/gambar
• Bioinformatika
• simulasi
• pencocokan pola
• Pembelajaran Mesin
• dll.

Aplikasi Anda mungkin:

• Aplikasi Web yang mencakup fungsi yang dipercepat perangkat keras
• Proyek perangkat keras yang dikendalikan melalui antarmuka web
• Perpaduan yang sehat antara perangkat keras dan perangkat lunak khusus

1st CLAAS mendukung pengembangan kernel perangkat keras menggunakan alat sumber terbuka dan terbuka di Linux (Ubuntu dan Centos, saat ini). Penyebaran saat ini ditargetkan untuk instance FPGA F1 Amazon. Kami menyambut kontribusi untuk memperluas CLAA 1 ke platform lain dan sistem operasi.

Komponen Proyek

Aplikasi web yang dipercepat perangkat keras yang menggunakan kerangka kerja ini terdiri dari:

• Aplikasi Klien Web: Aplikasi Web, atau agen lain yang berkomunikasi dengan server yang dipercepat melalui protokol web.
• Server Web: Server web yang ditulis dalam Python menggunakan pustaka tornado.
• Aplikasi Host: Aplikasi host yang ditulis dalam C/C ++/OpenCl yang berinteraksi dengan perangkat keras.
• FPGA Shell: Logika FPGA yang disediakan oleh kerangka kerja ini yang dibangun dan menyederhanakan logika shell yang disediakan oleh Xilinx.
• Kernel khusus: Logika FPGA khusus aplikasi.

Data ditransmisikan dari aplikasi klien web dalam potongan 512 bit (saat ini). JavaScript memanggil metode Kirim dan menerima data dari kernel khusus dalam panggilan balik. Kernel khusus memiliki antarmuka streaming sederhana dengan bus 512bit dari data input dan bus 512-bit untuk data output. Data bepergian dari JavaScript:

• sebagai JSON (saat ini) melalui WebSocket ke server web,
• sebagai JSON (saat ini) melalui soket UNIX untuk meng -host aplikasi,
• Sebagai potongan melalui buffer memori OpenCL ke FPGA Shell,
• sebagai potongan streaming ke kernel khusus,
• Dan kembali, dengan cara yang sama.

Kinerja komunikasi saat ini tidak menjadi fokus. Aplikasi yang cocok untuk arsitektur ini secara inheren terbatas, sehingga komunikasi yang dioptimalkan seringkali tidak penting, tetapi implementasinya dapat dioptimalkan saat kebutuhan muncul.

Dalam kasus sederhana, Anda hanya menyediakan komponen hijau dalam diagram di atas, dan semua pemrosesan data khusus dilakukan oleh kernel khusus. Tetapi aplikasi host C ++/OpenCL dan/atau server web Python dapat diperpanjang seperti yang diinginkan.

Merampingkan f1

Sebelum proyek ini, mengintegrasikan akselerasi perangkat keras FPGA dengan aplikasi web dan cloud adalah upaya yang menakutkan yang membutuhkan:

• pengembang full-stack
• seorang insinyur perangkat lunak
• seorang ahli domain
• seorang ahli IaaS
• Perancang perangkat keras

Dengan menyediakan server web, kode aplikasi host, dan logika shell kernel untuk mengalirkan data antara aplikasi web dan kernel FPGA serta mengotomatisasi pembuatan dan konfigurasi instance cloud, CLAAS pertama mengurangi pekerjaan Anda menjadi:

• pengembangan web, dan
• Desain Logika

[CC BY-SA 2.0, Lumaxart, dimodifikasi]

Overhead pengembangan infrastruktur berkurang dari beberapa bulan ke jam.

Melihat secara khusus pada platform Amazon F1, F1 menyediakan alat pengembangan Xilinx FPGA dan Xilinx yang kuat berdasarkan bayar per penggunaan, yang cukup menarik. Tetapi platform ini mendarahi tepi dan membutuhkan keahlian yang signifikan untuk digunakan. Pengalaman kami dengan platform ini telah menjadi yang agak menyakitkan (dan agak mahal) karena beberapa alasan:

• Dokumentasi sering menyesatkan karena API dan infrastruktur berkembang.
• Ketergantungan eksternal tidak dikelola dengan buruk, jadi tutorial rusak secara acak.
• Alat Xilinx, Vivado dan Vitis, walaupun kuat, sulit dipelajari dan digunakan, lambat, dan misterius.
• OpenCl adalah binatang buas lainnya, dibangun untuk orang -orang yang ingin merancang perangkat keras seperti perangkat lunaknya ... yang jelas tidak.
• Pengembang harus memahami protokol AXI dan mengelola pengontrol AXI.
• Platform AWS dapat mengintimidasi bagi pendatang baru.

Kami harus melalui rasa sakit ini, tetapi kami menggabungkan pekerjaan kami sehingga Anda tidak perlu melakukannya.

Untuk merampingkan pengembangan lebih lanjut, mengurangi biaya, dan menghindari ketergantungan pada platform F1 dan tumpukan alat Xilinx, kami mendukung pengembangan pada mesin lokal Anda di mana kernel ditiru dengan simulasi RTL menggunakan simulator RTL sumber terbuka verilator. Alat AWS dan Xilinx hanya diperlukan untuk optimasi dan penyebaran kernel. Sebagai bonus tambahan, simulasi verilator berjalan secara signifikan (~ 100x?!) Lebih cepat daripada simulasi menggunakan xilinx "aliran emulasi perangkat keras," sebagian karena verilator cepat dan sebagian karena kami hanya mensimulasikan kernel khusus, tidak termasuk logika shell yang mengelilingi kernel.

Mengurangi masalah untuk pengembangan Web dan RTL bukanlah garis finish bagi kami. 1 CLAAS adalah bagian dari upaya yang lebih luas untuk mendefinisikan kembali industri silikon dan membawa silikon ke massa. Melewati kompleksitas pemodelan RTL adalah bagian dari itu. 1ST CLAAS didorong oleh pendukung Avid TL-Verilog, bekerja sama dengan Redwood EDA. TL-Verilog memperkenalkan pergeseran metodologi desain sirkuit digital yang sangat dibutuhkan dengan konstruksi pemodelan yang lebih sederhana dan lebih kuat. 1 CLAAS sama sekali tidak terkait dengan TL-Verilog. Anda dapat menggunakan Verilog/SystemVerilog atau bahasa deskripsi perangkat keras apa pun yang dapat diubah menjadi Verilog. Tetapi ekstensi lnguage TL-Verilog didukung di luar kotak, dan kami sangat mendorong Anda untuk memanfaatkannya dan membantu kami mendorong inovasi ini ke depan. Redwood EDA menyediakan IDE online gratis untuk pengembangan TL-Verilog di MakerChip.com. Anda dapat menemukan materi pelatihan di IDE. Baca kisah yang lebih lengkap dari pendiri Redwood EDA, Steve Hoover.

Menggunakan kasus

Secara komersial, CLAA 1 digunakan oleh Throughputer, Inc. untuk memberikan klasifikasi dinamis data streaming.

1st Claas membuat fraktal realtime untuk fractalvalley.net.

Status

Repositori ini umumnya berfungsi, dan dorongan pengembangan awal mereda.

Apa saja dan semuanya dapat berubah pada saat ini, terutama sehubungan dengan antarmuka yang disediakan oleh kerangka kerja untuk aplikasi untuk dibangun. Jadi, Anda harus membangun versi kerangka kerja tertentu dan berharap untuk melakukan beberapa debugging jika Anda memilih untuk meningkatkan dengan menarik dari master.

Kontributor utama

• Steve Hoover: Pengembang Lead Project/Lead.
• Alessandro Comodi: Pengembangan Awal, bekerja sama dengan Necstlab di Politecnico di Milano, di bawah Marco Santambrogio.
• Akos Hadnagy: Terraform dan Infrastruktur Verilator yang disponsori oleh Google di Google Summer of Code, 2019.

Teknologi Terkait

• Kami sedang mempertimbangkan penyatuan dengan Fletcher.
• Firesim adalah kerangka kerja yang lebih kuat untuk mengotomatisasi penyebaran FPGA, meskipun berfokus pada simulasi yang dipercepat.

Pengakuan dan informasi lebih lanjut

• 1st Claas telah menarik perhatian komunitas silikon sumber terbuka. Itu telah ditulis dalam sejumlah publikasi online:
  • Google mengenali CLAAS pertama sebagai pengubah permainan dari antara 1.134 proyek Google Summer of Code 2019 yang berhasil diselesaikan dengan posting ini di blog Google Open Source mereka.
  • AB Open melaporkan di Google Post.
  • Gareth Halfacree melaporkan CLAAS ke -1 di El Correo Libre.
• 1 CLAAS telah dipresentasikan di beberapa konferensi:
  • Sebuah pembicaraan yang diundang, yang disebut "Melepaskan Sumber Sumber Terbuka" oleh Steve Hoover di VSDopen 2019. (Video, Slide, semuanya dari VSDopen 2019)
  • Pembicaraan yang diundang serupa di VSDOPEN 2018 oleh Steve Hoover ketika CLAAS pertama hanya potensial.
  • Pembicaraan oleh Akos Hadnagy di CLAAS ke -1 di Orconf 2019.
• Inilah tulisan dari Steve Hoover tentang bagaimana CLAAS pertama terjadi.
• Akos Hadnagy menyediakan ringkasan kode musim panas Google 2019.

Sumbangan

Hmmmm ... kami belum memikirkan sebanyak itu. Katakan saja sesuatu yang menyenangkan, dan kami akan bahagia.

Legal

Semua merek dagang yang dikutip dalam repositori ini adalah milik pemiliknya masing -masing.