Micro processor Design Verification

Capstone Project

Testbench для встроенного 32-разрядного Uprocessor с контроллером SDRAM с использованием COCOTB

Описание

Этот проект обеспечивает реализацию TestBench для встроенного 32-разрядного UPROCERSOSER RISC с контроллером SDRAM с использованием COCOTB.

Структура проекта

• Readme.md: этот файл readme, предоставляющий обзор и руководство для проекта.
• Тесты/: каталог, содержащий модуль Testbench.
• HDL/: каталог, содержащий код RTL для контроллера Uprocessor и SDRAM.
• Soc_design.pdf: содержит документацию IP.

Ссылки

Источник для файлов HDL
Поваренная книга покрытия из Академии проверки