Micro processor Design Verification

Proyek batu penjuru

Testbench untuk Uprosesor Riscsess 32-Bit Tertanam dengan Pengontrol SDRAM Menggunakan COCOTB

Keterangan

Proyek ini menyediakan implementasi TestBench untuk Uprosesor Risc 32-bit tertanam dengan pengontrol SDRAM menggunakan COCOTB.

Struktur proyek

• README.MD: File ReadMe ini memberikan gambaran dan panduan untuk proyek tersebut.
• Tes/: Direktori yang berisi modul TestBench.
• HDL/: Direktori yang berisi kode RTL untuk pengontrol Uprosesor dan SDRAM.
• Soc_design.pdf: Berisi dokumentasi IP.

Referensi

Sumber untuk file HDL
Buku masak cakupan dari Verifikasi Akademi