Micro processor Design Verification

Projeto Capstone

TestBench para Uprocessor RISC de 32 bits incorporado com SDRAM Controller usando CocotB

Descrição

Este projeto fornece uma implementação do TestBench para um uprocessador RISC de 32 bits incorporado com um controlador SDRAM usando o COCOTB.

Estrutura do projeto

• README.MD: Este arquivo ReadMe fornece uma visão geral e guia para o projeto.
• Testes/: Diretório que contém o módulo Testbench.
• HDL/: Diretório que contém o código RTL para o controlador Uprocessor e SDRAM.
• Soc_Design.pdf: contém a documentação do IP.

Referências

Fonte para os arquivos HDL
Livro de receitas de cobertura da Verification Academy