Micro processor Design Verification

مشروع Capstone

Testbench لـ RISC Uprocessor 32 بت مضمن مع وحدة تحكم SDRAM باستخدام COCOTB

وصف

يوفر هذا المشروع تطبيق Testbench لعلاج RISC 32 بت مضمن مع وحدة تحكم SDRAM باستخدام COCOTB.

هيكل المشروع

• README.MD: ملف ReadMe هذا يوفر نظرة عامة ودليل للمشروع.
• الاختبارات/: دليل يحتوي على وحدة TestBench.
• HDL/: دليل يحتوي على رمز RTL لوحدة التحكم في Uprocessor و SDRAM.
• soc_design.pdf: يحتوي على وثائق IP.

مراجع

مصدر ملفات HDL
تغطية كتاب الطبخ من أكاديمية التحقق