Micro processor Design Verification

Projet de pierre angulaire

TestBench pour le dépôt RISC 32 bits intégré avec contrôleur SDRAM en utilisant COCOTB

Description

Ce projet fournit une implémentation de bench pour un uprocesseur RISC 32 bits intégré avec un contrôleur SDRAM en utilisant COCOTB.

Structure du projet

• Readme.md: Ce fichier ReadMe fournit un aperçu et un guide pour le projet.
• Tests /: répertoire contenant le module TestBench.
• HDL /: répertoire contenant le code RTL pour le contrôleur Uprocessor et SDRAM.
• Soc_design.pdf: contient la documentation de l'IP.

Références

Source pour les fichiers HDL
Couverture du livre de cuisine de la Verification Academy