processor

该项目目前正在停顿，因为我已经开始研究生院
我不确定我是否会回到它
最新的代码是在分支机构OOO，OOO1，OOO2上。

编译器 - 汇编器 - 处理器

该存储库实现了编译器，汇编程序和处理器。

编译器

OCAML。
大部分代码来自东北编译器课程。
编译为X86。

汇编器

OCAML。
将X86掩盖到RISC ISA，并组装成二进制。

处理器

Verilog。
实现一个能够运行汇编程序生成的所有指令的RISC ISA。

测试台

C- Verilog编程接口。
模拟指令内存，数据存储器和寄存器。
通过不同类型的测试运行：

1. 二进制测试 - 二进制代码。并检查以确保主内存和寄存器与预期相同
2. 组装测试-X86组装代码。仅测试EAX中的最终结果。
3. 代码测试 - 抽象代码。仅测试EAX中的最终结果。

运行代码

有一个依赖脚本可能会或可能对获得依赖关系不起作用。
一旦获取这些，可以运行makefile，这将编译所有四个模块并运行测试工作台。

未来功能

1. 超级标量？
2. 性能指标（分支错过，IPC，指令直方图，摊位）？
3. 分支预测？
4. 编译器 - 元组？
5. 模拟器？
6. 说明日志？
7. 失败
8. 内存模拟器（带随机延迟的缓存 /内存继承结构）
9. 结合说明内存和数据存储器